本发明专利技术涉及计算机网络技术领域，公开了一种EtherCAT分布式I/O板卡及网络设备。所述EtherCAT分布式I/O板卡包括主控CPU和两个RJ‑45接口，所述主控CPU内置双通道EtherCAT物理层，所述双通道EtherCAT物理层与所述两个RJ‑45接口连接，所述EtherCAT分布式I/O板卡还包括I/O接口。本发明专利技术采用的技术方案，提高了EtherCAT总线数据传输的工作效率、安全性、可靠性和灵活性，同时降低了EtherCAT分布式I/O板卡的硬件成本。
【技术实现步骤摘要】
本专利技术涉及计算机网络
，尤其涉及一种EtherCAT分布式I/O板卡及网络设备。
技术介绍
EtherCAT（Ethernet Control Automation Technology，以太网控制自动化技术）总线是以以太网为基础的开放架构的现场总线，由于其现场总线配置简单灵活、有较强的实用性和实时性，且成本较低，因此被广泛应用于自动化、运动控制和工业控制等领域。EtherCAT分布式I/O板卡是EtherCAT的总线数据输入/输出控制的关键器件，现有的EtherCAT I/O板卡硬件结构复杂，并且需要配置价格昂贵的专用EtherCAT物理层芯片来实现EtherCAT协议的硬件解析和转换，导致硬件设计和拓展繁琐复杂，同时硬件成本和硬件拓展开发成本较高。因此，现有EtherCAT分布式I/O板卡技术有待改进。
技术实现思路
鉴于此，本专利技术提供一种EtherCAT分布式I/O板卡及网络设备，解决现有EtherCAT分布式I/O板卡硬件成本和硬件拓展开发成本较高的技术问题。根据本专利技术的一个实施例，提供一种EtherCAT分布式I/O板卡，包括主控CPU和两个RJ-45接口，所述主控CPU内置双通道EtherCAT物理层，所述双通道EtherCAT物理层与所述两个RJ-45接口连接，所述EtherCAT分布式I/O板卡还包括I/O接口。优选的，所述I/O接口包括两个接线端子、光电耦合器、输入驱动电路和输出驱动电路。优选的，所述主控CPU为瑞萨R-IN32M3-EC芯片。优选的，所述瑞萨R-IN32M3-EC芯片包括ARM Cortex M3内核、硬件实时内核、以太网加速器、双通道EtherCAT物理层、双通道以太网MAC、内部RAM、DMA通道和通用I/O接口。优选的，所述EtherCAT分布式I/O板卡可使用所述RJ-45接口通过5类双绞线与其他EtherCAT设备连接。优选的，所述主控CPU内置嵌入开发式软件和EtherCAT协议库。优选的，所述主控CPU采用EtherCAT总线协议进行数据通信。优选的，所述EtherCAT总线的总线链路数据可编程配置。优选的，所述RJ-45接口还内置有网络变压器。根据本专利技术的另一个实施例，还提供一种网络设备，所述网络设备包括上述的EtherCAT分布式I/O板卡。本专利技术提供的EtherCAT分布式I/O板卡及网络设备，通过主控CPU内置的双通道EtherCAT物理层与所述两个RJ-45接口连接，提高了EtherCAT总线数据传输的工作效率、安全性、可靠性和灵活性，提升了主控CPU硬件开发的可拓展性，同时降低了硬件成本和拓展开发成本。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例中EtherCAT分布式I/O板卡的结构示意图。图2为本专利技术实施例中主控CPU瑞萨R-IN32M3-EC芯片的结构示意图。图3为本专利技术实施例中I/O接口的结构示意图。具体实施方式下面结合附图和具体实施方式对本专利技术的技术方案作进一步更详细的描述。显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都应属于本专利技术保护的范围。在本专利技术的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以结合具体情况理解上述术语在本专利技术中的具体含义。此外，在本专利技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本专利技术的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本专利技术的实施例所属
的技术人员所理解。图1为本专利技术实施例中EtherCAT分布式I/O板卡的结构示意图。如图所示，所述EtherCAT分布式I/O板卡，包括主控CPU 10、RJ-45接口20和RJ-45接口30。所述主控CPU10内置双通道EtherCAT物理层101，所述双通道EtherCAT物理层101与所述两个RJ-45接口20、30连接，所述EtherCAT分布式I/O板卡还包括I/O接口40。在本实施例中，为了提高开发效率和降低开发成本，所述主控CPU 10采用瑞萨半导体公司的R-IN32M3-EC芯片，并采用EtherCAT总线协议进行数据通信。参见图2，所述R-IN32M3-EC芯片包括ARM Cortex M3内核、硬件实时内核、以太网加速器、双通道EtherCAT物理层101、双通道以太网MAC、内部RAM、DMA通道和通用I/O接口。其中，所述ARM Cortex M3内核主频100MHz，以太网加速器提高了所述主控CPU10的工作效率。所述R-IN32M3-EC芯片可内置嵌入比如IAR KickStart开发式套件和EtherCAT协议库，通过内置的硬件、工具软件或应用APP，对芯片功能进行快速评估，充分利用硬件实时内核的功能，并支持工业以太网协议栈，所述EtherCAT总线的总线链路数据可编程配置，同时还可以为EtherCAT、EtherNet/IP或PROFINET等协议设置运行环境，其内置的硬件实时内核和DMA通道使数据任务分配更加合理，只需要在不同的位置添加对应任务，然后分解执行。因此，所述R-IN32M3-EC芯片为建立基于以太网的工业网络提供了一个完整而功能强大、简单而低本高效的平台，可快捷高效地在工业环境中进行数据交换控制平台的部署，与现有EtherCAT I/O结构需要配置价格昂贵的专用EtherCAT物理层的芯片相比，提高了EtherCAT总线数据传输的工作效率、安全性、可靠性和灵活性，同时降低了硬件成本和拓展开发成本。需要说明的是，本专利技术的主控CPU10并不限于R-IN32M3-EC芯片，在实际应用中可根据实际功能需求和成本考虑，选用其他功能结构类似的内置双通道EtherCAT物理层的芯片或硬件结构。图3为本专利技术实施例中I/O接口的结构示意图。如图所示，所述I/O接口40包括第一接线端子401、第二接线端子402、第一光电耦合器403、第二光电耦合器404、输入驱动电路405以及输出驱动电路406。在本实施例中，在所述RJ-45接口20、30、内置有网络变压器，用于将所述双通道EtherCAT物理层101的差分信号用差模耦合线圈耦合滤波以增强信号，并通过电磁场的转换耦合到不同电平本文档来自技高网...
【技术保护点】
一种EtherCAT分布式I/O板卡，其特征在于，包括主控CPU和两个RJ‑45接口，所述主控CPU内置双通道EtherCAT物理层，所述双通道EtherCAT物理层与所述两个RJ‑45接口连接，所述EtherCAT分布式I/O板卡还包括I/O接口。
【技术特征摘要】
1.一种EtherCAT分布式I/O板卡，其特征在于，包括主控CPU和两个RJ-45接口，所述主控CPU内置双通道EtherCAT物理层，所述双通道EtherCAT物理层与所述两个RJ-45接口连接，所述EtherCAT分布式I/O板卡还包括I/O接口。2.根据权利要求1所述的EtherCAT分布式I/O板卡，其特征在于，所述I/O接口包括两个接线端子、光电耦合器、输入驱动电路和输出驱动电路。3.根据权利要求1或2所述的EtherCAT分布式I/O板卡，其特征在于，所述主控CPU为瑞萨R-IN32M3-EC芯片。4.根据权利要求3所述的EtherCAT分布式I/O板卡，其特征在于，所述瑞萨R-IN32M3-EC芯片包括ARM Cortex M3内核、硬件实时内核、以太网加速器、双通道EtherCAT物理层、双通道以太网MAC、内部RAM、DMA通道和通用I/O...
【专利技术属性】
技术研发人员：吴超，赫宇，黄嘉文，
申请(专利权)人：深圳市德堡数控技术有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。