一种图像处理系统技术方案

本实用新型专利技术涉及餐具用品技术领域，尤其是一种图像处理系统。它包括用于采集图像信息的CMOS图像传感器、用于驱动CMOS图像传感器动作并对外输出图像数据的FPGA主控制器、用于将CMOS图像传感器输出的图像数据进行模数转换处理后输出至FPGA主控制器中的图像信号处理器以及一用于抑制CMOS图像传感器的像素饱和度的像素复位器，像素复位器和图像信号处理器并接于FPGA主控制器与CMOS图像传感器之间。本实用新型专利技术通过设置的像素复位器以及对其电路结构的改进，可有效避免CMOS图像传感器在强光条件下，因过量的电荷注入到它的像素单元中而导致像素中的势阱出现饱和，进而容易引发CMOS图像传感器出现部分图像信息丢失、图像滞后等问题；其系统结构简单、图像质量高，具有很强的实用价值。

【技术实现步骤摘要】

本技术涉及餐具用品
，尤其是一种图像处理系统。
技术介绍
随着半导体工艺的快速发展，其引领着数字集成电路向大规模化、高集成度、高复杂度、多功能化的方向发展；其中的智能设备为人类生活带来了翻天覆地的变化，数字图像处理作为智能设备中的重要一环，正起着不可或缺的作用，从拍照录影、双向视频交流、人脸识别等到虚拟现实角色互动，都离不开数字图像处理；其中，图像传感器作为图像处理中的图像信号采集器件对图像处理的质量起到至关重要的作用。然而，现有的图像处理器系统由于系统结构设计的不甚理想，尤其是无法对图像传感器进行有效控制，而导致其普遍存在系统结构复杂、图像滞后、图像质量偏差等问题。
技术实现思路
针对上述现有技术存在的不足，本技术的目的在于提供一种图像处理系统。为了实现上述目的，本技术采用如下技术方案：一种图像处理系统，它包括用于采集图像信息的CMOS图像传感器、用于驱动CMOS图像传感器动作并对外输出图像数据的FPGA主控制器、用于将CMOS图像传感器输出的图像数据进行模数转换处理后输出至FPGA主控制器中的图像信号处理器以及一用于抑制CMOS图像传感器的像素饱和度的像素复位器，所述像素复位器和图像信号处理器并接于FPGA主控制器与CMOS图像传感器之间；所述像素复位器包括包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、第一与非门、第二与非门和传输门；所述第二与非门的输出端通过第三二极管连接于第二NMOS管的栅极、B输入端通过第一二极管串接第一与非门的A输入端后与FPGA主控制器相连，所述第一与非门的B输入端连接第二与非门的输出端、输出端在连接第二与非门的A输入端的同时通过第二二极管连接第一NMOS管的栅极；所述第一NMOS管的源极接地、漏极连接于第一PMOS管的漏极，所述第二NMOS管的源极接地、漏极连接第二PMOS管的漏极，所述第一PMOS管的源极和第二PMOS管的源极同时与第三PMOS管的源极相连，所述第三PMOS管的漏极连接传输门的控制信号端并同时与CMOS图像传感器相连、栅极同时与传输门的输入端和第一NMOS管的漏极以及第二PMOS管的栅极相连，所述第一PMOS管的栅极、第二PMOS管的漏极以及第二NMOS管的漏极同时连接于传输门的输出端。优选地，所述FPGA主控制器包括一XC6SLX16系列的现场可编程逻辑阵列芯片、一SARM数据存储器以及用于与上位机进行数据交互的RS422通信芯片和USB2.0接口芯片，所述SARM数据存储器、RS422通信芯片和USB2.0接口芯片分别与现场可编程逻辑阵列芯片相连，所述像素复位器和图像信号处理器并接于现场可编程逻辑阵列芯片与CMOS图像传感器之间。优选地，所述图像信号处理器包括包括第一运算放大器、第二运算放大器和AD8920型ADC转换器，所述第一运算放大器的同相输入端与CMOS图像传感器相连、输出端通过第一电阻连接于第二运算放大器的反向输入端，所述第二运算放大器的输出端通过AD8920型ADC转换器与现场可编程逻辑阵列芯片相连。由于采用了上述方案，本技术通过设置的像素复位器以及对其电路结构的改进，可有效避免CMOS图像传感器在强光条件下，因过量的电荷注入到它的像素单元中而导致像素中的势阱出现饱和，进而容易引发CMOS图像传感器出现部分图像信息丢失、图像滞后等问题；其系统结构简单、图像质量高，具有很强的实用价值。附图说明图1是本技术实施例的系统控制原理框图；图2是本技术实施例的像素复位器的电路结构图；图3是本技术实施例的图像信号处理器的电路结构图。具体实施方式以下结合附图对本技术的实施例进行详细说明，但是本技术可以由权利要求限定和覆盖的多种不同方式实施。如图1至图3所示，本实施例提供的一种图像处理系统，它包括用于采集图像信息的CMOS图像传感器1、用于驱动CMOS图像传感器1动作并对外输出图像数据的FPGA主控制器、用于将CMOS图像传感器1输出的图像数据进行模数转换处理后输出至FPGA主控制器中的图像信号处理器2以及一用于抑制CMOS图像传感器1的像素饱和度的像素复位器3，像素复位器3和图像信号处理器2并接于FPGA主控制器与CMOS图像传感器1之间；其中，像素复位器3包括包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1、第二NMOS管MN2、第一与非门NG1、第二与非门NG2和传输门TG；第二与非门NG2的输出端通过第三二极管D3连接于第二NMOS管MN2的栅极、B输入端通过第一二极管D1串接第一与非门NG1的A输入端后与FPGA主控制器相连，第一与非门NG1的B输入端连接第二与非门NG2的输出端、输出端在连接第二与非门NG2的A输入端的同时通过第二二极管D2连接第一NMOS管MN1的栅极；第一NMOS管MN1的源极接地、漏极连接于第一PMOS管MP1的漏极，第二NMOS管MN2的源极接地、漏极连接第二PMOS管MP2的漏极，第一PMOS管MP1的源极和第二PMOS管MP2的源极同时与第三PMOS管MP3的源极相连，第三PMOS管MP3的漏极连接传输门TG的控制信号端并同时与CMOS图像传感器1相连、栅极同时与传输门TG的输入端和第一NMOS管MN1的漏极以及第二PMOS管MP1的栅极相连，第一PMOS管MP1的栅极、第二PMOS管MP2的漏极以及第二NMOS管MN2的漏极同时连接于传输门TG的输出端。由于CMOS图像传感器1采用有源像素结构，且其不存在CCD图像传感器中的电荷扩散与电荷传输机制，因此，其具有固有的抗光晕特性，但是在强光条件下，因过量的电荷注入到它的像素单元中而导致像素中的势阱出现饱和，进而容易引发CMOS图像传感器1出现部分图像信息丢失、图像滞后等问题，并最终导致图像质量过差。因此，通过设置的像素复位器3并对其电路结构进行改进可以以增大图像传感器的像素单元的复位信号低电平的电压值来使改善其所存在的缺陷，即：利用两个与非门使由FPGA主控制器输入的控制信号采用互补交叠的信号形式输出(即O1和O2)，两个NMOS管由一对低电平反向信号控制，两个交叉耦合的PMOS管差分放大产生的高电平信号，并最终将实现3.3V复位控制信号转换为4.5V的像素复位信号。为保证整个系统的性能的稳定性以及可靠性，同时丰富整个系统的功能，本实施例的FPGA主控制器包括一XC6SLX16系列的现场可编程逻辑阵列芯片4、一SARM数据存储器5以及用于与上位机进行数据交互的RS422通信芯片6和USB2.0接口芯片7；其中，SARM数据存储器5、RS422通信芯片6和USB2.0接口芯片7分别与现场可编程逻辑阵列芯片4相连，像素复位器3和图像信号处理器2并接于现场可编程逻辑阵列芯片4与CMOS图像传感器1之间。以此，利用现场可编程逻辑阵列芯片4可实现CMOS图像传感器1的驱动、图像数据信号的采集、图像算法等等主控功能，并可利用RS422通信芯片6和USB2.0接口芯片7与外部上位装置进行数据信息交互。作为一个优选方案，如图3所示，本实施例的图像信号处理器2包括包括第一运算放大器A1、第二运算放大器A2和AD8920型ADC转换器A3，第一运算放本文档来自技高网...

【技术保护点】
一种图像处理系统，其特征在于：它包括用于采集图像信息的CMOS图像传感器、用于驱动CMOS图像传感器动作并对外输出图像数据的FPGA主控制器、用于将CMOS图像传感器输出的图像数据进行模数转换处理后输出至FPGA主控制器中的图像信号处理器以及一用于抑制CMOS图像传感器的像素饱和度的像素复位器，所述像素复位器和图像信号处理器并接于FPGA主控制器与CMOS图像传感器之间；所述像素复位器包括包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、第一与非门、第二与非门和传输门；所述第二与非门的输出端通过第三二极管连接于第二NMOS管的栅极、B输入端通过第一二极管串接第一与非门的A输入端后与FPGA主控制器相连，所述第一与非门的B输入端连接第二与非门的输出端、输出端在连接第二与非门的A输入端的同时通过第二二极管连接第一NMOS管的栅极；所述第一NMOS管的源极接地、漏极连接于第一PMOS管的漏极，所述第二NMOS管的源极接地、漏极连接第二PMOS管的漏极，所述第一PMOS管的源极和第二PMOS管的源极同时与第三PMOS管的源极相连，所述第三PMOS管的漏极连接传输门的控制信号端并同时与CMOS图像传感器相连、栅极同时与传输门的输入端和第一NMOS管的漏极以及第二PMOS管的栅极相连，所述第一PMOS管的栅极、第二PMOS管的漏极以及第二NMOS管的漏极同时连接于传输门的输出端。...

【技术特征摘要】
1.一种图像处理系统，其特征在于：它包括用于采集图像信息的CMOS图像传感器、用于驱动CMOS图像传感器动作并对外输出图像数据的FPGA主控制器、用于将CMOS图像传感器输出的图像数据进行模数转换处理后输出至FPGA主控制器中的图像信号处理器以及一用于抑制CMOS图像传感器的像素饱和度的像素复位器，所述像素复位器和图像信号处理器并接于FPGA主控制器与CMOS图像传感器之间；所述像素复位器包括包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、第一与非门、第二与非门和传输门；所述第二与非门的输出端通过第三二极管连接于第二NMOS管的栅极、B输入端通过第一二极管串接第一与非门的A输入端后与FPGA主控制器相连，所述第一与非门的B输入端连接第二与非门的输出端、输出端在连接第二与非门的A输入端的同时通过第二二极管连接第一NMOS管的栅极；所述第一NMOS管的源极接地、漏极连接于第一PMOS管的漏极，所述第二NMOS管的源极接地、漏极连接第二PMOS管的漏极，所述第一PMOS管的源极和第二PMOS管的源极同时与第三PMOS管的源极相连，所...

【专利技术属性】
技术研发人员：张锐，贾娜，王玉坤，刘广哲，
申请(专利权)人：张锐，贾娜，王玉坤，刘广哲，
类型：新型
国别省市：辽宁;21