存储器装置与其相关的抹除方法制造方法及图纸

本发明专利技术为一种存储器装置与其相关的抹除方法。该存储器装置包含多个存储区块以及一控制器。该等存储区块包含：至少一第一存储区块与至少一第二存储区块。由控制器执行的抹除方法包含以下步骤：依序于一第一期间及一第二期间对该等存储区块中的至少一第一存储区块进行一第一阶段抹除操作及一第二阶段抹除操作；以及依序于该第二期间及一第三期间对该等存储区块中的至少一第二存储区块进行该第一阶段抹除操作及该第二阶段抹除操作。

Memory device and associated erasing method

The invention relates to a memory device and a method for erasing the same. The memory device includes a plurality of memory blocks and a controller. The memory block comprises at least a first memory block and at least one second memory block. The controller performs the erasing method comprises the following steps: in order to at least a first memory block of the memory block in a first period and a second period of a first stage and a second stage erase operation and erase operation; in order to at least second memory block of the memory blocks in the second period during the first stage and a third erase operation and the second stage erase operation.

【技术实现步骤摘要】

本专利技术是有关于一种存储器装置与其相关的抹除方法，且特别是有关于一种采用管线架构(pipeline configuration)的存储器装置与其相关的抹除方法。
技术介绍
闪存(flash memory)是一种相当普遍的非挥发性存储器(non-volatile memory)。闪存芯片包含多个存储单元。请参见图1，其是一个非挥发式存储器的存储单元的侧视图。简单来说，闪存的控制端C与基板13间，可用于储存电荷。闪存的操作可大致分为：写入操作、读取操作、抹除操作。写入操作与抹除操作都是改变在晶体管存储单元(transistor memory cell)的控制端C与基极(substrate)间，所储存的电荷(charge)量的多少。随着所储存的电荷量变化，晶体管的临界电压(threshold voltage，简称为Vth)也随着改变。其中，写入操作是通过在控制端C施加正电压的方式改变临界电压(Vth)，临界电压(Vth)的大小会随着所写入的数据内容改变。另一方面，抹除操作则是通过在控制端C施加负电压的方式改变临界电压(Vth)。读取操作则是在漏极D与源极S间施加电压，当所施加在控制端C的电压达到临界电压(Vth)时，将因而使存储单元导通(turn on)。其后，再根据使存储单元导通的临界电压(Vth)的值判断该存储单元所存储的数据内容。请参见图2，其是对存储单元进行抹除操作时，存储单元个数相对于临界电压变化的示意图。其中曲线位置愈高，表示与该临界电压对应的存储单元个数越多。此处代表一个单层存储单元(single-level cell，简称为SLC)被写入数据后，临界电压为原始电平(V0)。为了能再重复利用这个存储单元，便需要对存储单元施加负向电压，进而使存储单元的临界电压(Vth)向图2的左侧移动。每个闪存芯片由多个存储区块(block)构成，每个区块则进一步包含许多分页(page)。抹除闪存时，需以存储区块为单位。写入或读取闪存时，则以分页为单位。与读取操作、写入操作相较，闪存的抹除操作需要花费较长的时间。一般说来，写入操作与读取操作所需的时间约为微秒(μs)等级，抹除操作所需的时间约为毫秒(ms)等级。对存储区块进行抹除操作相当的费时，也需要大量的电力。控制电路对存储区块发出抹除指令时，不仅是单纯的对存储区块内的存储单元施加负向电压，还需要再进一步确认存储区块内的所有存储单元的临界电压(Vth)确实都已低于抹除验证电压Verase。此处将存储区块内的所有存储单元的临界电压(Vth)均已低于抹除验证电压Verase称为满足验证条件。若验证条件不满足，控制电路将控制电压对存储区块再次进行抹除，直到所有存储单元的临界电压(Vth)均低于符合抹除验证电压Verase为止。此处将经过抹除后的存储单元的临界电压(Vth)称为目标电平Vtarget。此处并将对存储区块发出抹除指令后，所需花费的时间定义为存储区块的抹除期间Terase。请参见图3，其是对一个存储区块发出抹除指令后，存储区块的操作状态改变的示意图。抹除前的存储区块15a称为使用后存储区块，抹除后的存储区块15b称为闲置存储区块(free block)。如前所述，存储区块内的每一个存储单元均需要进行抹除与验证。随着存储区块所包含的分页数量的增加，或是每个分页内所包含的存储单元个数增加等因素，存储区块所包含的存储单元个数也跟着增加。连带的，对存储区块发出抹除指令所需花费的存储区块的抹除期间Terase也越来越长。存储区块的抹除期间Terase变长不仅会影响使用者的使用经验，还可能因为这样而使闪存控制芯片将闪存芯片误判为损坏。因为快闪存储器控制芯片会针对抹除指令的发出而预设一段等待期间，倘若等待期间经过后，仍无法顺利接收存储器芯片所回传的验证条件通过的信息时，便会将抹除指令视为失败。然而，等待期间变长也许是因为存储区块所包含的存储单元个数的增加，进而导致对存储区块进行抹除的时间也跟着变长的缘故。也因此，闪存控制芯片可能因而将闪存芯片误判为损坏。因此，如何快速进行抹除以产生闲置存储区块(free blocks)已成为一重要议题。
技术实现思路
根据本专利技术的第一方面，提出一种抹除方法，应用于包含多个存储区块的一存储器装置，该抹除方法包含以下步骤：依序于一第一期间及一第二期间对该等存储区块中的至少一第一存储区块进行一第一阶段抹除操作及一第二阶段抹除操作；以及依序于该第二期间及一第三期间对该等存储区块中的至少一第二存储区块进行该第一阶段抹除操作及该第二阶段抹除操作。根据本专利技术的第二方面，提出一种存储器装置，包含：多个存储区块，包含：至少一第一存储区块；以及至少一第二存储区块；以及一控制器，电连接于该等存储区块，其依序于一第一期间及一第二期间对该至少一第一存储区块进行一第一阶段抹除操作及一第二阶段抹除操作，以及依序于该第二期间及一第三期间对该至少一第二存储区块进行该第一阶段抹除操作及该第二阶段抹除。为了对本专利技术的上述及其他方面有更佳的了解，下文特举优选实施例，并配合所附附图，作详细说明如下：附图说明图1，其是一个非挥发式存储器的存储单元的侧视图。图2，其是对存储单元进行抹除操作时，存储单元个数相对于临界电压变化的示意图。图3，其是对一个存储区块发出抹除指令后，存储区块的操作状态改变的示意图。图4A，其是固态存储装置包含多个闪存芯片的示意图。图4B，其是快闪记存储器芯片包含多个快闪存储区块的示意图。图5，其是通过三次部分抹除指令而改变存储区块的临界电压的示意图。图6，其是通过三次部分抹除指令而对存储区块进行抹除操作的抹除期间的示意图。图7，其是采用三个管线阶段，对多个存储区块发出多区块部分抹除指令的示意图。图8，其是采用三个管线阶段，并于各个管线阶段同时对多个存储区
块执行多重-部分抹除的示意图。图9，其是于管线阶段包含提前完成抹除操作的存储区块的示意图。图10，其是通过区块抹除指令而对存储区块进行抹除的示意图。图11，其是采用三个管线阶段，并于各个管线阶段发出多重-子区块抹除指令的示意图。图12，其是采用三个管线阶段，并于各个管线阶段同时对多个存储区块执行多重-子区块抹除指令的示意图。图13A～图13F，其是对存储区块发出子区块抹除指令作法时，事先备份存储区块所存储的数据的示意图。图14A～图14E，其是对存储区块发出子区块抹除指令时，能弹性选择被抹除的分页的示意图。图15，其是使用存储器装置的数据处理系统的各功能层的示意图。【符号说明】基板 13 抹除前的存储区块 15a抹除后的存储区块 15b 固态存储装置 20控制器 23闪存芯片 251、252、253、254、30存储区块 251a、251b、251c、251d、252a、252b、252c、252d、253a、253b、253c、253d、254a、254b、254c、254d、35、37、39、40a、40b、40c、40d、41a、41b、41c、41d、42a、42b、42c、42d、43a、43b、43c、61、63、71第一存储区块 41、51 第二存储区块 42、52第三存储区块 43、53 本文档来自技高网...

【技术保护点】
一种抹除方法，其特征在于，应用于包含多个存储区块的一存储器装置，该抹除方法包含以下步骤：依序于一第一期间及一第二期间对该等存储区块中的至少一第一存储区块进行一第一阶段抹除操作及一第二阶段抹除操作；以及依序于该第二期间及一第三期间对该等存储区块中的至少一第二存储区块进行该第一阶段抹除操作及该第二阶段抹除操作。

【技术特征摘要】
1.一种抹除方法，其特征在于，应用于包含多个存储区块的一存储器装置，该抹除方法包含以下步骤：依序于一第一期间及一第二期间对该等存储区块中的至少一第一存储区块进行一第一阶段抹除操作及一第二阶段抹除操作；以及依序于该第二期间及一第三期间对该等存储区块中的至少一第二存储区块进行该第一阶段抹除操作及该第二阶段抹除操作。2.根据权利要求1所述的抹除方法，其中该第一期间、该第二期间及该第三期间皆相等。3.根据权利要求1所述的抹除方法，其中经过该第一阶段抹除操作后，与该至少第一存储区块对应的一第一临界电压及与该至少第二存储区块对应的一第二临界电压由一原始电平降低至一第一电平，以及经过该第二阶段抹除操作后，该第一临界电压及该第二临界电压由该第一电平降低至一第二电平。4.根据权利要求1所述的抹除方法，其中该至少一第一存储区块包含多个第一分页，其中该等第一分页中的至少一第一第一分页是于该第一期间被抹除，且该等第一分页中的至少一第二第一分页是于该第二期间被抹除。5.根据权利要求3所述的抹除方法，其中该至少一第二存储区块包含多个第二分页，其中该等第二分页中的至少一第一第二分页是由该控制器于该第二期间被抹除，且该等第二分页中的至少一第二第二分页是由该控制器于该第三期间被抹除。6.一种存储器装置，其特征在于，包含：...

【专利技术属性】
技术研发人员：张育铭，李祥邦，张弘升，谢志昌，张国彬，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71