半导体部件及其制造方法技术

本发明专利技术提供了半导体部件及其制造方法。本发明专利技术提供了一种半导体部件，该半导体部件包括衬底、设置在衬底上的界面层、设置在衬底上的第一金属栅极结构和第二金属栅极结构。第一金属栅极结构包括设置在界面层上的第一高k介电层和设置在第一高k介电层上的第一金属栅极层。第二金属栅极结构包括设置在界面层上的第二高k介电层、设置在第二高k介电层上的第三高k介电层，以及设置在第三高k介电层上的第二金属栅极层。

【技术实现步骤摘要】

本专利技术涉及半导体部件及其制造方法。
技术介绍
半导体集成电路(IC)产业已经经历了指数增长。在IC材料和设计上的技术进步已经生产了多代IC，其中，每代IC都具有比前一代更小和更复杂的电路。在IC的进化过程中，功能密度(即每个芯片区域的互连器件的数量)得到普遍增加但是几何尺寸(即，使用制造工艺能够生产的最小部件(或线))却减小了。通常这种比例减小工艺以提高生产效率并降低相关成本的方式提供益处。这种比例减小还增加了IC的加工和制造复杂度，为了实现这些进步，在IC加工和制造上也需要类似的发展。更小的部件尺寸使用诸如鳍式场效应晶体管(FinFET)器件的多栅极器件。FinFET这么命名的原因是栅极形成在从衬底延伸出的“鳍”上并且围绕该“鳍”。正如该术语在本专利技术中所实施的，FinFET器件是任意基于鳍的多栅极晶体管。FinFET器件可以在在包括沟道区域的鳍的侧面和/或顶部提供栅极时允许缩小器件的栅极宽度。随着技术节点的缩小而实现的另一个进步在于，在一些IC设计中，利用金属栅电极替代了典型的多晶硅栅电极，利用减小的部件尺寸改善了器件性能。形成金属栅电极的一种方法是“栅极最后”或“替换栅极”方法，在“替换栅极”方法中，来形成一个将通常为多晶硅的伪栅极被金属栅极替换。在工艺的后期提供金属栅极可以避免在加工期间功函金属的稳定性问题。但是，在诸如金属栅极FinFET的器件中提供合适的应力和/或栅极电阻仍有挑战。例如，在栅极上的低应力和/或高栅极电阻可以引起器件性能的降低。
技术实现思路
为解决现有技术中的问题，根据本专利技术的一个方面，提供了一种半导体部件，包括：衬底；设置在所述衬底上的界面层；设置在所述衬底上的第一金属栅极结构，包括：设置在所述界面层上的第一高k介电层；以及设置在所述第一高k介电层上的第一金属栅极层；以及设置在所述衬底上的第二金属栅极结构，包括：设置在所述界面层上的第二高k介电层；设置在所述第二高k介电层上的第三高k介电层；以及设置在所述第三高k介电层上的第二金属栅极层。根据本专利技术的一个实施例，所述第二高k介电层的介电常数大于或小于所述第三高k介电层的介电常数。根据本专利技术的一个实施例，所述第一高k介电层和所述第二高k介电层由相同的材料制成。根据本专利技术的一个实施例，其中，所述第一高k介电层和所述第三高k介电层由相同的材料制成。根据本专利技术的一个实施例，进一步包括：设置在所述第一高k介电层上的第一功函金属层。根据本专利技术的一个实施例，进一步包括：设置在所述第一高k介电层和所述第一功函金属层之间的阻挡层。根据本专利技术的一个实施例，进一步包括：设置所述第三高k介电层上的第二功函金属层。根据本专利技术的一个实施例，进一步包括：设置在所述第三高k介电层和所述第二功函金属层之间的阻挡层。根据本专利技术的又一方面，提供了一种半导体部件，包括：第一器件，包括：第一源极；第一漏极；以及设置在所述第一源极和所述第一漏极之间的第一金属栅极结构，所述第一金属栅极结构包括：第一高k介电层；以及设置在所述第一高k介电层上的第一金属栅极层；以及第二器件，包括：第二源极；第二漏极；以及设置在所述第二源极和所述第二漏极之间的第二金属栅极结构，所述第二金属栅极结构包括：第二高k介电层；设置在所述第二高k介电层上的第三高k介电层；以及设置在所述第三高k介电层上的第二金属栅极层。根据本专利技术的一个实施例，其中所述第一器件的阈值电压不同于所述第二器件的阈值电压。根据本专利技术的一个实施例，其中所述第一器件和所述第二器件为FinFET器件。根据本专利技术的一个实施例，进一步包括设置在所述第一高k介电层和所述第一金属栅极层之间的第一功函金属层。根据本专利技术的一个实施例，进一步包括设置在所述第三高k介电层和所述第二金属栅极层之间的第二功函金属层。根据本专利技术的一个实施例，其中所述第一高k介电层和所述第二高k介电层的材料相同。根据本专利技术的一个实施例，其中所述第一高k介电层和所述第三高k介电层的材料相同。根据本专利技术的再一方面，提供了一种用于制造半导体部件的方法，包括：在衬底上形成界面层；在所述界面层上形成第一高k介电层；在所述第一高k介电层的一部分上形成第二高k介电层；在所述第二高k介电层上和所述第一高k介电层的暴露部分上形成阻挡层；以及在所述阻挡层上形成金属栅极层。根据本专利技术的一个实施例，其中所述第一高k介电层的介电常数大于所述第二高k介电层的介电常数。根据本专利技术的一个实施例，其中所述第一高k介电层的介电常数小于所述第二高k介电层的介电常数。根据本专利技术的一个实施例，进一步包括在所述阻挡层和所述金属栅极层之间形成功函金属层。根据本专利技术的一个实施例，所述阻挡层、所述功函金属层和所述金属栅极层形成FinFET器件的金属栅极结构。附图说明在结合附图阅读以下详细说明时可以对本专利技术的各个方面得到最好理解。值得注意的是，根据行业中的标准实践，各种部件没有以比例绘制。实际上，为了清楚地讨论本专利技术，各种部件的尺寸可以任意增加或减小。图1是根据本专利技术一些实施例的FinFET器件实施例的立体图；图2A至图2G是根据本专利技术一些实施例的用于说明FinFET器件的形成方法的立体图；图3是根据本专利技术一些实施例的半导体部件的截面图；图4A至图4E是根据本专利技术一些实施例的制造FinFET器件的不同阶段的示意图；图5是根据本专利技术一些实施例的半导体部件的截面图。具体实施方式为了实现提供的目标问题的不同部件，以下公开内容提供了许多不同的实施例或实例。下文详述了部件和布置的具体实例以简化本专利技术。当然，
这些仅仅是实例并不旨在限制本专利技术。例如，在以下描述中第一部件形成在第二部件的上方或之上可以包括第一和第二部件以直接接触形成的实施例，还可以包括在第一和第二部件之间可以形成额外部件，例如第一和第二部件可以不直接接触的实施例。此外，本专利技术可以在不同实例中重复引用数字和/或符号。这个重复是为了简化和清楚的目的，而其本身并不决定本专利技术的各个实施例和/或配置之间的关系。此外，在此可使用诸如“在…之下”、“在…下面”、“下面的”、“在…上面”、以及“上面的”等的空间关系术语，以容易的描述如图中所示的一个元件或部件与另一元件(多个元件)或部件(多个部件)的关系。除图中所示的方位之外，空间关系术语将包括使用或操作中的装置的各种不同的方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且通过在此使用的空间关系描述符进行相应地解释。通常本专利技术涉及半导体部件，例如FinFET器件和制造FinFET器件的方法或部分器件。随着部件尺寸的持续减小，有一个期望去将栅极氧化层和具有高k栅极介电层和金属栅电极的多晶硅栅电极替换以改善器件性能。一个gate last(或栅替换)方法已经实现了对金属材料的高温处理的关注。但是，在例如金属栅极FinFET的器件中提供合适的压力和/或栅阻力的挑战仍在增加。例如，在栅极上的低压力和/或高栅极阻力可以引起器件性能的降低。因此，有必要在例如金属栅极FinFET的器件中平衡压力和/或栅阻力，这样可以改善栅泄露和/或功能加工。图1是根据本专利技术一些实施例的FinFET器件的实施例的立体图。FinFET器件100包括衬底102。在一些实施例中，衬底102包括体型硅衬底。衬底102可以是晶体本文档来自技高网...

【技术保护点】
一种半导体部件，包括：衬底；设置在所述衬底上的界面层；设置在所述衬底上的第一金属栅极结构，包括：设置在所述界面层上的第一高k介电层；以及设置在所述第一高k介电层上的第一金属栅极层；以及设置在所述衬底上的第二金属栅极结构，包括：设置在所述界面层上的第二高k介电层；设置在所述第二高k介电层上的第三高k介电层；以及设置在所述第三高k介电层上的第二金属栅极层。

【技术特征摘要】
2015.05.28 US 14/724,5381.一种半导体部件，包括：衬底；设置在所述衬底上的界面层；设置在所述衬底上的第一金属栅极结构，包括：设置在所述界面层上的第一高k介电层；以及设置在所述第一高k介电层上的第一金属栅极层；以及设置在所述衬底上的第二金属栅极结构，包括：设置在所述界面层上的第二高k介电层；设置在所述第二高k介电层上的第三高k介电层；以及设置在所述第三高k介电层上的第二金属栅极层。2.根据权利要求1所述的半导体部件，其中，所述第二高k介电层的介电常数大于或小于所述第三高k介电层的介电常数。3.根据权利要求1所述的半导体部件，其中，所述第一高k介电层和所述第二高k介电层由相同的材料制成。4.根据权利要求1所述的半导体部件，其中，所述第一高k介电层和所述第三高k介电层由相同的材料制成。5.根据权利要求1所述的半导体部件，进一步包括：设置在所述第一高k介电层上的第一功函金属层。6.根据权利要求5所述的半导体部件，进一步包括：设置在所述第一高k...

【专利技术属性】
技术研发人员：赖政杰，陈光鑫，范士凯，巫勇贤，陈昱勋，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71