存储器及其操作方法技术

本发明专利技术公开了一种存储器及其操作方法，该存储器是一与非门阵列，操作存储器的方法即操作与非门阵列的方法。与非门阵列包括由存储单元所组成的数个区块。一区块包括数个与非门串行。与非门串行具有位于数的第一串行选择开关及第二串行选择开关之间的通道线。与非门串行共享位于第一串行选择线及第二串行选择线之间的一组字线。于以一选择区块，一通道侧擦除电压透过第一串行选择开关施加于通道线。字线侧擦除电压施加于已选择区块的字线的已选择子集合，以诱发隧穿作用于耦接至已选择子集合的存储单元。字线侧抑制电压施加于已选择区块的字线是未选择子集合，以抑制耦接于未选择集合的隧穿作用。

【技术实现步骤摘要】

本专利技术是有关于一种高密度存储器装置，且特别是有关于一种叠层存储器及其操作方法，该存储器是一与非门阵列，操作存储器的方法即操作与非门阵列的方法，尤其是擦除子区块的强制偏压方法。
技术介绍
随着集成电路的元件的关键尺寸(critical dimension)朝向制造技术的极限缩小，设计者正寻求能够达成较大储存容量且达成较小每位单位成本(cost per bit)的技术。各种技术追求于含有多层存储单元(memory cell)的单芯片(single chip)。具有多层存储单元的三维与非门存储器(three-dimensional NAND memory)的运作包含了读取(read)、写入(write)及擦除(erase)。擦除的动作通常执行于存储单元的数个区块(block)。而高密度与非门(high density NAND)(特别是高密度三维与非门(high density 3D NAND)的存储单元的区块通常相当的大。当用户仅需改变三维与非门存储器的小部份编码时，形成了不方便的情况。随着三维与非门存储器的密度增加，叠层的层数也不断增加，造成了区块的尺寸越来越大，更影响擦除动作的便利性。因此，业界急需一种有效率且便利的三维与非门存储器的擦除技术。
技术实现思路
本专利技术是有关于一种与非门阵列(NAND array)的子区块擦除的方法。子区块可以包括一个区块的一半的存储单元、或区块的其他部分。「区块」一词指的是擦除操作中同时运作的一组与非门串行。于擦除操作中，所有的这些与非门串行通常是透过一共同源极线连接于一参考电压。此擦除操作响应于一共同控制讯号(shared control signal)，其通常称为接地选择线
(ground select line,GSL)。此外，一区块的所有的与非门串行连接于共享的一组字线。一区块的位线可以独立地连接于与非门串行，以接收串行选择线的一控制讯号(通常称做串行选择讯号)。在一区块擦除操作中，已选择区块的所有的串行选择讯号均同时运作，而擦除全部区块。区块通常设置于集成电路中，所以邻近的区块可以相互绝缘。用以操作一与非门阵列的方法叙述如下。与非门阵列包括由存储单元组成的数个区块。此方法包括数个子区块擦除操作。此方法适用于单层与非门阵列及多层、或三维与非门阵列。在这里所叙述的方法中，一个子区块可以被擦除。子区块包括一个以上的单元。此擦除方法擦除的数量可以少于存储子阵列的一个区块，而增加操作的弹性。一个区块可以逻辑地或物理地分割为两个或两个以上的子区块，以利用字线的偏压安排来进行子区块擦除程序。接地选择讯号及所有的串行选择讯号用来选择区块。字线可以施加偏压于已选择区块，以擦除子区块并抑制区块的其余部分被擦除。一或多个字线可以操作于一边界模式(boundary mode)。边界模式不同于抑制模式(inhibit mode)，其用以协助子区块的擦除。在此叙述的操作方法中，通道侧擦除电压透过第一串行选择开关施加于已选择区块的与非门串行的通道线。字线侧擦除电压施加于已选择区块的已选择子集合，以诱发耦接于已选择子集合的存储单元的隧穿作用。已选择子集合可以包括一个字线侧抑制电压施加于字线的未选择子集合，以抑制耦接于未选择子集合的隧穿作用。未选择子集合可以包括一个以上字线。一第一偏压可以施加于字线的第一边界字线，以于字线的已选择子集合及字线的未选择子集合之间诱发第一边界条件。第二偏压可以施加于字线的第二边界字线，以于第一边界字线的未选择子集合之间诱发第二边界条件。在一实施例中，第一偏压可以介于字线侧擦除电压及第二偏压之间。字线侧抑制电压高于第二偏压。第一边界条件可以包括数个电场。此些电场进行耦接于已选择子集合的此些存储单元的一热载子注入(hot carrier injection)的抑制(suppression)。
热载子注入是通过介于一第一通道电势(first channel potential)及一第二通道电势(second channel potential)的差异而诱导出来。第一通道电势位于耦接于已选择子集合的此些存储单元的此些通道线。第二通道电势位于耦接于未选择子集合的此些存储单元的此些通道线。一擦除操作可以正确的执行。耦接于已选择子集合的存储单元具有第一阈值电压分布，耦接于未选择的存储单元具有一第二阈值电压分布。第一阈值电压分布不重叠于第二阈值电压分布。此擦除操作包括一个或多个擦除与验证循环，其包括于字线侧擦除电压施加期间及字线侧抑制电压施加期间来施加第一偏压及第二偏压。于施加字线侧擦除电压前，储存于耦接至第一边界字线及第二边界字线间的存储单元的数据由已选择区块移动至存储单元的另一区块。于施加字线侧擦除电压后，储存于耦接至第一边界字线及第二边界字线的存储单元的数据分别移回至已选择区块。第一偏压可以施加于字线的一第三边界字线(third boundary word line)，以诱发第一边界条件。第三边界字线相邻于已选择子集合相对第一边界字线的一侧。第二偏压可已施加于字线的一第四边界字线(fourth boundary word line)，以诱发第二边界条件。第四边界字线相邻于第三边界字线相对字线的已选择子集合的一侧。数个字线可以被挑选出作为字线的已选择子集合。于已选择区块，回应擦除耦接于字线的已选择子集合的存储单元的一指令(command)，可以执行施加通道侧擦除电压、施加字线侧擦除电压、及施加字线侧抑制电压的动作。为了对本专利技术的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：附图说明图1绘示集成电路(integrated circuit)的简化方块图。图2为可使用于类似图1的装置的三维与非门闪存的一部分的示意图。图3绘示一三维垂直栅极(vertical gate,VG)与非门快闪存储阵列结构，其包括偶数区块(even block)及奇数区块(odd block)。图4为图3的三维与非门快闪存储阵列结构的布线图。图5绘示连接至三维存储器的区域及全局字线驱动器的存储单元区块的与非门串行的X-Y平面图。图6绘示采用图5的电路执行子区块擦除的时序图。图7绘示子区块擦除操作的流程图。图8绘示已选择区块的存储单元于子区块擦除操作后的阈值电压分布图。图9绘示子区块擦除操作之后，耦接于已选择子集合且邻近第一边界字线及第三边界字线的存储单元的阈值电压分布图。【符号说明】100：集成电路110：与非门闪存阵列111：列译码器112、325-1WL、325-N WL、WL0、WL1、WL29、WL32、WL33、WL60、WL61、WL(i+1)、WL(i-2)：字线113：页面缓冲器114、BL-0、BL-1、BL-2、BL-3、GBLn+1、GBLn、GBLn-1：全局位线115：总线116：行译码器117：数据总线118：偏压安排单元119：状态机123：数据输入线124：其他电路200、202、204：垂直接线210、212、214、309、319、530、531、532、533、540、541：串行选择开关220、222、224、226：存储单元230、232、234：接垫240、242、244：支线258：群组译码器260本文档来自技高网...

【技术保护点】
一种操作一与非门阵列(NAND array)的方法，该与非门阵列包括由多个存储单元(memory cell)组成的多个区块(block)，其中这些区块的其中之一包括多个与非门串行(NAND string)，这些与非门串行具有介于多个第一串行选择开关(first string select switch)及多个第二串行选择开关(second string select switch)的多个通道线(channel line)，且这些与非门串行共享介于这些第一串行选择开关及这些第二串行选择开关之间的一组字线(word line)，该方法包括：于一已选择区块(selected block)，透过这些第一串行选择开关，施加一通道侧擦除电压(channel‑side erase voltage)至这些通道线；于该已选择区块，施加多个字线侧擦除电压(word line‑side erase voltage)至该组字线的一已选择子集合(selected subset)，以于耦接于该已选择子集合的这些存储单元诱发(induce)隧穿作用(tunneling)，该已选择子集合包括数量大于1的字线；以及于该已选择区块，施加多个字线侧抑制电压(word line‑side inhibit voltage)至该组字线的一未选择子集合(unselected subset)，以于耦接于该未选择子集合的这些存储单元抑制(inhibit)隧穿作用，该未选择子集合包括数量大于1的字线。...

【技术特征摘要】
2015.03.10 US 14/643,9071.一种操作一与非门阵列(NAND array)的方法，该与非门阵列包括由多个存储单元(memory cell)组成的多个区块(block)，其中这些区块的其中之一包括多个与非门串行(NAND string)，这些与非门串行具有介于多个第一串行选择开关(first string select switch)及多个第二串行选择开关(second string select switch)的多个通道线(channel line)，且这些与非门串行共享介于这些第一串行选择开关及这些第二串行选择开关之间的一组字线(word line)，该方法包括：于一已选择区块(selected block)，透过这些第一串行选择开关，施加一通道侧擦除电压(channel-side erase voltage)至这些通道线；于该已选择区块，施加多个字线侧擦除电压(word line-side erase voltage)至该组字线的一已选择子集合(selected subset)，以于耦接于该已选择子集合的这些存储单元诱发(induce)隧穿作用(tunneling)，该已选择子集合包括数量大于1的字线；以及于该已选择区块，施加多个字线侧抑制电压(word line-side inhibit voltage)至该组字线的一未选择子集合(unselected subset)，以于耦接于该未选择子集合的这些存储单元抑制(inhibit)隧穿作用，该未选择子集合包括数量大于1的字线。2.根据权利要求1所述的方法，更包括：施加一第一偏压(first bias voltage)于这些字线的一第一边界字线(first boundary word line)，以于这些字线的该已选择子集合及这些字线的该未选择子集合之间诱发多个第一边界条件(first boundary condition)；以及施加一第二偏压(second bias voltage)于这些字线的一第二边界字线(second boundary word line)，以于该第一边界字线及这些字线的该未选择子集合之间诱发多个第二边界条件(second boundary condition)，其中该第一偏压是介于这些字线侧擦除电压与该第二偏压之间，并且这些字线侧抑制电压是高于该第二偏压。3.根据权利要求2所述的方法，其中这些第一边界条件包括多个电场(electric field)，这些电场进行耦接于该已选择子集合的这些存储单元
\t的一热载子注入(hot carrier injection)的抑制(suppression)，其中该热载子注入是通过介于一第一通道电势(first channel potential)及一第二通道电势(second channel potential)的差异而诱导出来，该第一通道电势位于耦接于该已选择子集合的这些存储单元的这些通道线，该第二通道电势位于耦接于该未选择子集合的这些存储单元的这些通道线。4.根据权利要求2所述的方法，其中这些第二边界状态包括多个电场，这些电场进行耦接于该未选择子集合的这些存储单元的一热载子注入的抑制，其中该热载子注入是通过介于一第一通道电势(first channel potential)及一第二通道电势(second channel potential)的差异而诱导出来，该第一通道电势位于耦接于该已选择子集合的这些存储单元的这些通道线，该第二通道电势位于耦接于该未选择子集合的这些存储单元的这些通道线。5.根据权利要求2所述的方法，更包括：执行一擦除动作(erase operation)，使得耦接至该已选择子集合的这些存储单元具有一第一阈值电压分布(first threshold voltage distribution)，该第一阈值电压分布不重叠于编程状态下的耦接于该未选择子集合的这些存储单元的一第二阈值电压分布(second threshold voltage distribution)，其中该擦除动作包括一或多个擦除与验证循环(erase and verify cycle)，该擦除与验证循环包括于施加这些字线侧擦除电压及施加这些字线侧抑制电压的过程中，施加该第一偏压及该第二偏压。6.根据权利要求2所述的方法，更包括：于施加这些字线侧擦除电压前，将储存于耦接至该第一边界字线及该第二边界字线的这些存储单元的数据由该已选择区块移动至这些区块的另一区块；以及于施加这些字线侧擦除电压后，将储存于耦接至该第一边界字线及该第二边界字线的这些存储单元的数据分别由另该区块移回该已选择区块。7.根据权利要求2所述的方法，更包括：施加该第一偏压于这些字线的一第三边界字线(third boundary word line)，以诱发这些第一边界条件，其中该第三边界字线相邻于该已选择子集合相对该第一边界字线的一侧；以及施加该第二偏压于这些字线的一第四边界字线(fourth boundary word line)，以诱发这些第二边界条件，其中该第四边界字线相邻于该第三边界字线相对这些字线的该已选择子集合的一侧。8.根据权利要求1的方法，其中这些字线包括一第一边界字线及一第二边界字线，该第一边界字线界位于这些字线的该已选择子集合及这些字线的该未选择子集合之间，该第二边界字线位于该第一边界字线及这些字线的该未选择子集合之间，该方法包括：于施加这些字线侧擦除电压前，将储存于耦接至该第一边界字线及该第二边界字线的这些存储单元的数据由该已选择区块移动至这些存储单元的这些区块的另一区块；以及于施加这些字线侧擦除电压后，将储存于耦接至该第一边界字线及该第二边界字线间的这些存储单元的数据由另该区块分别移回该已选择区块。9.根据权利要求1所述的方法，其中这些字线包括一第一边界字线及一第二边界字线，该第一边界字线位于这些字线的该已选择子集合及这些字线的该未选择子集合之间，该第二边界字线位于该第一边界字线及这些字线的该未选择子集合之间，该方法更包括：挑选出数个字线作为这些字线的该已选择子集合；于施加这些字线侧擦除电压前，将储存于耦接至该第一边界字线及该第二边界字线间的这些存储单元的数据由该已选择区块移动至这些存储单元的这些区块的另一区块；以及于施加这些字线侧擦除电压后，将储存于耦接至该第一边界字线及该第二边界字线的这些存储单元的数据由另该区块分别移回至该已选择区块。10.根据权利要求1所述的方法，更包括：于该已选择区块，回应擦除耦接于这些字线的该已选择子集合的这些存储单元的一指令(command)，执行施加该通道侧擦除电压、施加这些字线侧擦除电压、及施加这些字线侧抑制电压的动作。11.一存储器，包括：一与非门阵列(NAND array)，包括由多个存储单元所组成的多个区
\t块，其中这些区块之一包括多个与非门串行(NAND stri...

【专利技术属性】
技术研发人员：张国彬，吕函庭，叶文玮，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71