绘图处理电路及其前置深度信息处理方法技术

本发明专利技术公开了一种绘图处理电路及其前置深度信息处理方法。处理方法包括下列步骤：接收一第一基础图形在一特定砖墙位置所对应的一第一深度信息；读取该前置深度缓冲器中的该特定砖墙位置所对应的一前置深度信息；当该第一深度信息不大于该前置深度信息且该第一基础图形为一不透明基础图形时，利用该第一深度信息更新该前置深度信息；以及当该第一深度信息不大于该前置深度信息且第一基础图形为一半透明基础图形时，利用该第一深度信息与该前置深度信息产生一顺序不确定范围以更新前置深度信息。本发明专利技术实施例可提高图像处理的效率。

【技术实现步骤摘要】

本专利技术涉及一种绘图处理电路及其相关处理方法，尤其涉及一种绘图处理电路及其前置深度处理方法。
技术介绍
近几年来，随着计算机科技以及游戏软件的快速发展，利用3D显示技术所研发出的3D游戏已经可以呈现逼真且华丽的图像。而随着手持式装置的逐渐普遍，3D显示技术也逐渐的运用于手持式装置。手持式装置可为智能型手机或者平板计算机等等的移动装置。众所周知，3D绘图处理电路(graphic processing circuit)是处理3D图像的核心。为了要呈现细腻的3D图像，3D绘图处理电路会消耗大量的电能。当3D绘图处理电路设置于移动装置中，则移动装置的电能会快速消耗。因此，提升3D绘图处理电路的效能，并降低其能量的损耗，延长移动装置运行的时间，即为一个重要的课题。
技术实现思路
本专利技术提出一种绘图处理电路及其前置深度处理方法。本专利技术的实施例提供一种绘图处理电路，包括：一顶点处理电路，包括：一几何处理电路，加载一场景的一几何信息，并进行一顶点转换操作；一前置深度测试电路，接收该顶点转换操作后的该几何信息，并以一砖墙分辨率分割该几何信息，进而获得该场景的该砖墙分辨率的一前置深度信息；以及一区块存储器，接收该顶点转换操作后的该几何信息，并以一区块分辨率分割该几何信息，并产生多个区块列表；以及一像素处理电路，包括：一光栅处理电路，加载该多个区块列表，并将该多个区块列表转换为多个换算出的砖墙，并根据
该多个换算出的砖墙的深度信息，及该场景的该前置深度信息，区分该多个换算出的砖墙为一第一部分砖墙与一第二部分砖墙，并丢弃该第二部分砖墙；以及一描绘组件，接收并处理该第一部分砖墙，产生该场景中每个像素的颜色与深度信息；其中，该几何信息中包括多个基础图形的顶点信息，且每一该顶点信息中具有一来源半透明旗标，用于指示对应的基础图形是一不透明基础图形或者一半透明基础图形。本专利技术的实施例还提供于一种运用于绘图处理电路的前置深度信息处理方法，该绘图处理电路可将一前置深度信息存储在一前置深度缓冲器，该处理方法包括下列步骤：接收一第一基础图形在一特定砖墙位置所对应的一第一深度信息；读取该前置深度缓冲器中的该特定砖墙位置所对应的该前置深度信息；当该第一深度信息不大于该前置深度信息且该第一基础图形为一不透明基础图形时，利用该第一深度信息更新该前置深度信息；以及当该第一深度信息不大于该前置深度信息且第一基础图形为一半透明基础图形时，利用该第一深度信息与该前置深度信息产生一顺序不确定范围以更新前置深度信息。上述绘图处理电路及其前置深度处理方法接收顶点转换操作后的该几何信息，并以一砖墙分辨率分割该几何信息，进而获得该场景的该砖墙分辨率的一前置深度信息，并以一区块分辨率分割该几何信息，并产生多个区块列表，以及将该多个区块列表转换为多个换算出的砖墙，并根据该多个换算出的砖墙的深度信息，及该场景的该前置深度信息，区分该多个换算出的砖墙为一第一部分砖墙与一第二部分砖墙，并丢弃该第二部分砖墙来判断砖墙，最终处理该第一部分砖墙，由此提高了图像处理效率。【附图说明】图1为3D绘图处理电路的框图。图2A-2B为三个基础图形(primitive)输入至预深度测试与排除(Pre-Z testing and occlusion)的顺序示意图。图3为本专利技术3D绘图处理电路的第一实施例的框图。图4为本专利技术3D绘图处理电路的深度处理方法的流程图。图5A-第5C、图6A-6C、图7-图8是各种排序状况时产生前置深度信息的示意图。图9为前置深度信息的更新方法流程图。【具体实施方式】请参考图1，其为绘图处理电路的示意图。3D绘图处理电路100包括：一顶点处理电路(Vertex Processing circuit，简称VP)110与一像素处理电路(Pixel Processing circuit，简称PP)130。3D绘图处理电路100连接至缓冲组件(buffering device)120。举例而言，缓冲组件120可为内部存储器或外部内存，例如静态随机存储器(Static Random Access Memory，SRAM)或动态随机存储器(Dynamic Random Access Memory，DRAM)。顶点处理电路110包括一顶点加载器(Vertex loader)112、顶点渲染器(Vertex Shader)114与区块存储器(Bin Store)116。举例而言，缓冲组件120可定义一顶点缓冲器(vertex buffer)122与一区块缓冲器(bin buffer)124。根据3D显示技术，一个场景(scene)中包括有多个对象(object)，而每个对象皆由多个基础图形(primitive)所组合而成。基础图形(primitive)典型地为三角形(triangle)，也可以是线(line)、是点(point)或者四边形。当3D绘图处理电路100处理一个场景(scene)时，应用程序界面(application programming interface，API)会将所有基础图形(primitive)的顶点信息(vertex information)暂存于顶点缓冲器122供顶点处理电路110的处理。顶点信息为构成基础图形(primitive)的所有顶点(vertex)的位置(position)、颜色(color)以及贴图坐标(texture coordinate)。顶点处理电路110将场景中的画面由三维的世界空间坐标(word space coordinate)转换(convert to)为二维的屏幕空间坐标(screen space coordinate)。首先，顶点加载器(Vertex loader)112载入顶点缓冲器122中存储的基础图形(primitive)的顶点信息(vertex information)，并传递至顶点渲染器(Vertex Shader)114进行顶点转换操作(vertex transformation)。顶点渲染器(Vertex Shader)114可根据可程序化的渲染程序(Programmable
Shader Code)进行基础图形(primitive)的打光(Lighting)与顶点转换操作(vertex transformation)。而顶点转换操作(vertex transformation)完成后，所有的基础图形(primitive)会转换至二维的屏幕空间坐标(screen space coordinate)，并传递至区块存储器(bin store)116。基本上，一个场景(scene)可被划分为多个区块(bin)，例如一个区块的大小(size)为32像素×32像素。换言之，1024像素×1024像素的场景(scene)可被划分为1024个区块(bin)。当然，区块(bin)以及场景(scene)的大小并不限定于上述的大小。更详细地说，当顶点转换操作(vertex transformation)完成后，区块存储器(bin store)116会建立所有的基础图形(primitive)与区块(bin)之间的对应的关系并存储在区块缓冲器(bin buffer)124。举例来说，假设第一基础图本文档来自技高网...

【技术保护点】
一种绘图处理电路，其特征在于，包括：一顶点处理电路，包括：一几何处理电路，用于加载一场景的一几何信息，并进行一顶点转换操作；一前置深度测试电路，用于接收该顶点转换操作后的该几何信息，并以一砖墙分辨率分割该几何信息，进而获得该场景的该砖墙分辨率的一前置深度信息；以及一区块存储器，用于接收该顶点转换操作后的该几何信息，并以一区块分辨率分割该几何信息，并产生多个区块列表；以及一像素处理电路，包括：一光栅处理电路，用于加载该多个区块列表，并将该多个区块列表转换为多个换算出的砖墙，并根据该多个换算出的砖墙的深度信息，及该场景的该前置深度信息，区分该多个换算出的砖墙为一第一部分砖墙与一第二部分砖墙，并丢弃该第二部分砖墙；以及一描绘组件，用于接收并处理该第一部分砖墙，产生该场景中每个像素的颜色与深度信息；其中，该几何信息中包括多个基础图形的顶点信息，且每一该顶点信息中具有一来源半透明旗标，用于指示对应的基础图形是一不透明基础图形或者一半透明基础图形。

【技术特征摘要】
2014.12.23 US 14/582,1341.一种绘图处理电路，其特征在于，包括：一顶点处理电路，包括：一几何处理电路，用于加载一场景的一几何信息，并进行一顶点转换操作；一前置深度测试电路，用于接收该顶点转换操作后的该几何信息，并以一砖墙分辨率分割该几何信息，进而获得该场景的该砖墙分辨率的一前置深度信息；以及一区块存储器，用于接收该顶点转换操作后的该几何信息，并以一区块分辨率分割该几何信息，并产生多个区块列表；以及一像素处理电路，包括：一光栅处理电路，用于加载该多个区块列表，并将该多个区块列表转换为多个换算出的砖墙，并根据该多个换算出的砖墙的深度信息，及该场景的该前置深度信息，区分该多个换算出的砖墙为一第一部分砖墙与一第二部分砖墙，并丢弃该第二部分砖墙；以及一描绘组件，用于接收并处理该第一部分砖墙，产生该场景中每个像素的颜色与深度信息；其中，该几何信息中包括多个基础图形的顶点信息，且每一该顶点信息中具有一来源半透明旗标，用于指示对应的基础图形是一不透明基础图形或者一半透明基础图形。2.如权利要求1所述的绘图处理电路，其特征在于，该几何处理电路包括：一顶点加载器，用于载入该场景中的该几何信息；及一顶点渲染器，用于接收该顶点加载器加载的该多个基础图形的顶点信息，并进行该顶点转换操作。3.如权利要求2所述的绘图处理电路，其特征在于，该前置深度测试电路，
\t进一步用于接收该顶点转换操作后的该多个基础图形的顶点信息，并以该砖墙分辨率分割该多个基础图形，并进而获得该场景的该砖墙分辨率的前置深度信息。4.如权利要求3所述的绘图处理电路，其特征在于，该前置深度测试电路将数据存储在一前置深度缓冲器，且该前置深度测试电路还用于：接收一第一基础图形在一特定砖墙位置所对应的一第一深度信息；读取该前置深度缓冲器中的该特定砖墙位置所对应的该前置深度信息；当该第一深度信息不大于该前置深度信息且该第一基础图形为该不透明基础图形时，利用该第一深度信息更新该前置深度信息，并存储在该前置深度缓冲器；以及当该第一深度信息不大于该前置深度信息且第一基础图形为该半透明基础图形时，利用该第一深度信息与该前置深度信息产生一顺序不确定范围以更新该前置深度信息，并存储在该前置深度缓冲器中。5.如权利要求4所述的绘图处理电路，其特征在于，该第一深度信息包括一最大深度值、一最小深度值与一来源半透明旗标。6.如权利要求5所述的绘图处理电路，其特征在于，该前置深度测试电路还用于根据该第一深度信息中的该来源半透明旗标来判断该第一基础图形是该半透明基础图形或者该不透明基础图形。7.如权利要求6所述的绘图处理电路，其特征在于，该前置深度信息中包括一最大深度值、一最小深度值与一目标半透明旗标。8.如权利要求7所述的绘图处理电路，其特征在于，利用该第一深度信息更新该前置深度信息时，是以该第一深度信息的该最大深度值取代该前置深度信息中的该最大深度值；以该第一深度信息的该最小深度值取代该前置深度信
\t息中的该最小深度值；以及该来源半透明旗标取代该目标半透明旗标。9.如权利要求7所述的绘图处理电路，其特征在于，利用该第一深度信息与该前置深度信息产生该顺序不确定范围时，是以该第一深度信息的该最小深度值取代该前置深度信息中的该最小深度值；以及该来源半透明旗标取代该目标半透明旗标。10.如权利要求3所述的绘图处理电路，其特征在于，该区块存储器，进一步用于接收该顶点转换操作后该多个基础图形的顶点信息，并以该区块分辨率分割该多个基础图形，并产生该多个区块列表。11.如权利要求10所述的绘图处理电路，其特征在于，该顶点加载器，由一顶点缓冲器中载入该场景中该多个基础图形的顶点信息。12.如权利要求10所述的绘图处理电路，其特征在于，该区块存储器还用于将该多个区块列表存储在一区块缓冲器。13.如权利要求10所述的绘图处理电路，其特征在于，该前置深度测试电路还用于将该场景的该砖墙分辨率的前置深度信息存储在...

【专利技术属性】
技术研发人员：廖明豪，陈志卿，林士钦，吴鸿伟，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71