一种6K点对点超大分辨率拼接编播控制器制造技术

本实用新型专利技术公开了一种6K点对点超大分辨率拼接编播控制器，包括主控芯片和拼接屏，主控芯片下表面连接有安装板，主控芯片连接有视频数据处理模块和时钟信号控制模块和通信接口模块，视频数据处理模块包括视频解码器和备份存储器，主控芯片的信号输出端还连接有图像数据产生电路，图像数据产生电路包括锁相环、同步信号发生器和DDR缓存器；通信接口模块包括TTL电平接口、WiFi通信接口，WiFi通信接口安装有无线收发器，TTL电平接口的另一端连接有LED驱动器，LED驱动器连接到拼接屏的驱动端；主控芯片采用现场可编程逻辑器件；时钟信号还连接有外部晶振；本装置采用FPGA方式控制，实现了在线升级和远程控制，增加了设计的灵活性。

【技术实现步骤摘要】

本技术涉及LED屏控制
，具体为一种6K点对点超大分辨率拼接编播控制器。
技术介绍
拼接屏，既能单独作为显示器使用，又可以拼接成超大屏幕使用。根据不同使用需求，实现可变大也可变小的百变大屏功能：单屏分割显示、单屏单独显示、任意组合显示、全屏液晶拼接、双重拼接液晶屏拼接、竖屏显示，图像边框可选补偿或遮盖，支持数字信号的漫游、缩放拉伸、跨屏显示，各种显示预案的设置和运行，全高清信号实时处理。虽然拼接屏能够方便地拼接成超大屏使用，但是随着拼接屏个数的增加，其播放编码控制也越来越复杂，要求传输的数据量大，扫描速度快，对于传统的单片机而言，由于内部资源少，运行速度慢，不能满足系统要求。
技术实现思路
针对以上问题，本技术提供了一种6K点对点超大分辨率拼接编播控制器，能够实现大数据处理，处理速度快，设计灵活性高，可以有效解决
技术介绍
中的问题。为实现上述目的，本技术提供如下技术方案：一种6K点对点超大分辨率拼接编播控制器，包括主控芯片和拼接屏，所述主控芯片下表面连接有安装板，所述主控芯片连接有视频数据处理模块和时钟信号控制模块和通信接口模块，所述视频数据处理模块包括视频解码器和备份存储器，所述视频解码器连接到主控芯片的数据输入端，备份存储器连接到主控芯片的数据存储输出端，所述时钟信号控制模块连接到主控芯片的URAT接口；所述主控芯片的信号输出端还连接有图像数据产生电路，所述图像数据产生电路包括锁相环、同步信号发生器和DDR缓存器；所述锁相环的一端与时钟信号控制模块相连，DDR缓存器连接到主控芯片的数据接口；所述通信接口模块连接到主控芯片的通信接口，所述通信接口模块包括TTL电平接口、WiFi通信接口，所述TTL电平接口的另一端连接有LED驱动器，LED驱动器连接到拼接屏的驱动端。作为本技术一种优选的技术方案，所述主控芯片采用现场可编程逻辑器件EP2C20系列芯片，所述LED驱动器采用JXI5050驱动芯片。作为本技术一种优选的技术方案，WiFi通信接口安装有无线收发器。作为本技术一种优选的技术方案，所述时钟信号控制模块采用S-35390系列的RTC实时时钟芯片，且该芯片还连接有32.768KHz的外部晶振。与现有技术相比，本技术的有益效果是：该6K点对点超大分辨率拼接编播控制器，通过设置主控芯片，采用FPGA控制器，利用FPGA控制器的并行处理优势，大大提高了数据读取速度和处理速度；设置时钟信号控制模块和锁相环，保证了时钟同步，避免了因为时序问题导致的视频播放异常；设置WiFi通信接口和无线收发器，实现了无线数据传输，提高了装置灵活性。附图说明图1为本技术结构示意图；图2为本技术剖面结构示意图；图3为LED驱动器电路原理图。图中：1-主控芯片；2-拼接屏；3-安装板；4-视频数据处理模块；5-时钟信号控制模块；6-通信接口模块；7-备份存储器；8-图像数据产生电路；9-锁相环；10-同步信号发生器；11-DDR缓存器；12-TTL电平接口；13-WiFi通信接口；14-LED驱动器；15-外部晶振；16-无线收发器；17-视频解码器。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。实施例：请参阅图1至图3，本技术提供一种技术方案：一种6K点对点超大分辨率拼接编播控制器，包括主控芯片1和拼接屏2，所述主控芯片1下表面连接有安装板3，所述主控芯片1连接有视频数据处理模块4和时钟信号控制模块5和通信接口模块6，所述视频数据处理模块4包括视频解码器17和备份存储器7，所述视频解码器17连接到主控芯片1的数据输入端，备份存储器7连接到主控芯片1的数据存储输出端，所述时钟信号控制模块5连接到主控芯片1的URAT接口；所述主控芯片1的信号输出端还连接有图像数据产生电路8，所述图像数据产生电路8包括锁相环9、同步信号发生器10和DDR缓存器11；所述锁相环9的一端与时钟信号控制模块5相连，DDR缓存器11连接到主控芯片1的数据接口；所述通信接口模块6连接到主控芯片1的通信接口，所述通信接口模块6包括TTL电平接口12、WiFi通信接口13，所述TTL电平接口12的另一端连接有LED驱动器14，LED驱动器14连接到拼接屏2的驱动端；所述主控芯片1采用现场可编程逻辑器件EP2C20系列芯片，所述LED驱动器14采用JXI5050驱动芯片；所述WiFi通信接口13安装有无线收发器16；所述时钟信号控制模块5采用S-35390系列的RTC实时时钟芯片，且该芯片还连接有32.768KHz的外部晶振15。本技术的工作原理：所述主控芯片1通过安装板3安装在拼接屏2的下方，所述主控芯片1利用FPGA控制器，用于实现时钟配置、数据处理和LED驱动控制；所述视频数据处理模块4中的视频解码器17将接收到的压缩编码的视频数据进行解码操作，所述备份存储器7将接收到的数据进行备份存储；所述时钟信号控制模块5通过外部晶振15产生时钟脉冲，并由RTC实时时钟芯片产生同步扫描信号，以控制主控芯片1进行实时扫描，所述图像数据产生电路8用于产生电信号以在拼接屏2上显示接收到的数据图像，所述锁相环9用于实现相位同步操作，即将同步信号发生器10的时钟频率保持与时钟信号控制模块5一致，从而保证正确的读写时序；所述DDR缓存器11用于缓存视频数据，实现在同一时钟的上升沿和下降沿均读取数据，从而提高数据读取速率；所述TTL电平接口12将同步信号发生器10产生的电信号输入到LED驱动器14，通过LED驱动器14点亮拼接屏2，所述WiFi通信接口13连接到无线收发器16，通过无线收发器16将本地数据信号以无线电波的方式按照设定信道发送到远程计算机。该6K点对点超大分辨率拼接编播控制器，通过设置主控芯片1，采用FPGA控制器，利用FPGA控制器的并行处理优势，大大提高了数据读取速度和处理速度；设置时钟信号控制模块5和锁相环9，保证了时钟同步，避免了因为时序问题导致的视频播放异常；设置WiFi通信接口13和无线收发器16，实现了无线数据传输，提高了装置灵活性，同时也节约了成本。以上所述仅为本技术的较佳实施例而已，并不用以限制本技术，凡在本技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种6K点对点超大分辨率拼接编播控制器，包括主控芯片(1)和拼接屏(2)，所述主控芯片(1)下表面连接有安装板(3)，其特征在于：所述主控芯片(1)连接有视频数据处理模块(4)和时钟信号控制模块(5)和通信接口模块(6)，所述视频数据处理模块(4)包括视频解码器(17)和备份存储器(7)，所述视频解码器(17)连接到主控芯片(1)的数据输入端，备份存储器(7)连接到主控芯片(1)的数据存储输出端，所述时钟信号控制模块(5)连接到主控芯片(1)的URAT接口；所述主控芯片(1)的信号输出端还连接有图像数据产生电路(8)，所述图像数据产生电路(8)包括锁相环(9)、同步信号发生器(10)和DDR缓存器(11)；所述锁相环(9)的一端与时钟信号控制模块(5)相连，DDR缓存器(11)连接到主控芯片(1)的数据接口；所述通信接口模块(6)连接到主控芯片(1)的通信接口，所述通信接口模块(6)包括TTL电平接口(12)、WiFi通信接口(13)，所述TTL电平接口(12)的另一端连接有LED驱动器(14)，LED驱动器(14)连接到拼接屏(2)的驱动端。

【技术特征摘要】
1.一种6K点对点超大分辨率拼接编播控制器，包括主控芯片(1)和拼接屏(2)，所述主控芯片(1)下表面连接有安装板(3)，其特征在于：所述主控芯片(1)连接有视频数据处理模块(4)和时钟信号控制模块(5)和通信接口模块(6)，所述视频数据处理模块(4)包括视频解码器(17)和备份存储器(7)，所述视频解码器(17)连接到主控芯片(1)的数据输入端，备份存储器(7)连接到主控芯片(1)的数据存储输出端，所述时钟信号控制模块(5)连接到主控芯片(1)的URAT接口；所述主控芯片(1)的信号输出端还连接有图像数据产生电路(8)，所述图像数据产生电路(8)包括锁相环(9)、同步信号发生器(10)和DDR缓存器(11)；所述锁相环(9)的一端与时钟信号控制模块(5)相连，DDR缓存器(11)连接到主控芯片(1)的数据接口；所述通信接口模块(...

【专利技术属性】
技术研发人员：戴志明，
申请(专利权)人：深圳蓝普视讯科技有限公司，
类型：新型
国别省市：广东;44