包括半导体结构的半导体器件及该半导体器件的制造方法技术

本发明专利技术提供半导体器件以及用于制造半导体器件的方法。在一个示例中，半导体器件包括半导体结构。半电绝缘钝化层覆盖在半导体结构上。基本上完全电绝缘的钝化层覆盖在半电绝缘钝化层上。

【技术实现步骤摘要】


总体上涉及半导体器件，并且更具体地涉及包括半导体结构诸如快恢复二极管的半导体器件以及用于制造此类半导体器件的方法，其中诸如快恢复二极管的半导体结构具有例如稳定的反向偏置击穿电压。
技术介绍
包括快恢复二极管(“FRED”)的半导体器件为人们所熟知，并且为肖特基二极管和P-N结二极管的混合。相比于仅在P-N结二极管或肖特基二极管中可用的布置来说，这种布置在更高的电流下产生更低的正向压降，以及更高的切换速度。当从电流通过模式(当半导体器件正向偏置时)切换回电流阻断模式(当半导体器件反向偏置时)时，期望可以迅速获得所需的反向电压，并且期望该电压一旦被获得就保持稳定。对于快恢复二极管来说重要的是具有稳定的反向偏置击穿电压(反向偏置击穿电压有时也被称为阻断电压)，以确保半导体器件的性能和可靠性。遗憾的是，一些快恢复二极管，特别是用于相对高电压的应用(例如，大约500V或更大(例如，大约500V至大约2000V))的那些快恢复二极管的反向偏置击穿电压在例如当二极管暴露于水分中(例如，高湿度条件例如超过大约60％的相对湿度)时，并且/或者当二极管或类似半导体结构的表面层上存在痕量离子污染(例如，钠等)时可变化或变得不稳定。具体地，当在存在高湿度的情况下向一些快恢复二极管的主阳极施加负电压偏置时，二极管外部上的静止表面电荷可变得可移动并且集中在一起，以在不期望的位置产生局部的电场凹穴，其可改变二极管的掺杂剂槽或阱的耗尽区，导致例如反向偏置击穿电压的减小(例如，“步入(walk-in)”影响)，从而不利地影响半导体器件的性能和可靠性。另外，在一些情况下，<br/>当器件未封装并且/或者并未处于受控的低湿度环境中时，水分对反向偏置击穿电压的降级效果可更严重。因此，在确定对器件的这些影响的程度时应当考虑该器件的测试条件。因此，期望提供包括半导体结构诸如快恢复二极管等的半导体器件以及用于制造此类半导体器件的方法，即使在例如存在水分的情况下，诸如快恢复二极管等的半导体结构仍具有稳定的反向偏置击穿电压，以改善半导体器件的性能和可靠性。此外，从随后的结合附图和该背景的详细描述和所附权利要求中，其他期望的特征和特性将变得显而易见。
技术实现思路
本文提供半导体器件以及用于制造半导体器件的方法。根据示例性实施例，半导体器件包括半导体结构。半电绝缘钝化层覆盖在半导体结构上。基本上完全电绝缘的钝化层覆盖在半电绝缘钝化层上。根据另一个示例性实施例，本专利技术提供了一种半导体器件。该半导体器件包括被配置成快恢复二极管结构的半导体结构，并且包括N导电类型的掺杂半导体衬底。掺杂半导体衬底具有上表面部分和下表面部分，下表面部分设置在与上表面部分相对的一侧上。掺杂半导体衬底包括P导电类型的中心P+掺杂剂区域，中心P+掺杂剂区域延伸到上表面部分从而限定主阳极。N导电类型的终端N+掺杂剂区域围绕上表面部分以限定沟道停止部。至少一个P导电类型的中间P+掺杂剂区域在主阳极与沟道停止部之间并且与主阳极和沟道停止部隔开设置在上表面部分中，以限定至少一个防护环，上表面部分在。N导电类型的下N+掺杂剂区域在掺杂半导体衬底的下表面部分中形成。第一阳极金属垫电耦合到主阳极，而第二金属结构电耦合到沟道停止部。至少一个氧化物层覆盖在第一阳极金属垫与第二金属结构之间的掺杂半导体衬底上。至少一个金属场板设置在第一阳极金属垫与第二金属结构之间，并且第一阳极金属垫和第二金属结构隔开，从而覆盖在至少一个氧化物层上。半电绝缘钝化层包括第一氮化硅材料，第一氮化硅材料覆盖在至少一个金属场板和至少一个氧化物层上。第一氮化硅材料具有大约7.5×108Ohm·cm至大约2.5×109Ohm·cm的第一体电阻率。
基本上完全电绝缘的钝化层包括第二氮化硅材料，第二氮化硅材料覆盖在半电绝缘钝化层上。第二氮化硅材料具有大约1×1015Ohm·cm至大约1×1016Ohm·cm的第二体电阻率。根据另一个示例性实施例，本专利技术提供了一种用于制造半导体器件的方法。该方法包括形覆盖在半导体结构上的半电绝缘钝化层。形成覆盖在半电绝缘钝化层上的基本上完全电绝缘的钝化层。附图说明在下文将结合以下附图描述各种实施例，在附图中，类似的标号指示类似的元件，并且其中：图1至图4根据示例性实施例以剖视图示出了在各个中间制造阶段期间的半导体器件以及用于制造半导体器件的方法。具体实施方式以下详细描述实质上仅为示例性的，而并非旨在限制各种实施例或其应用和使用。此外，并非旨在受到前述背景或以下详细说明中所呈现的任何原理的限制。本文预期的各种实施例涉及包括半导体结构的半导体器件以及用于制造此类半导体器件的方法。在示例性实施例中，半导体结构被配置成快恢复二极管结构并且包括掺杂半导体衬底，该掺杂半导体衬底具有限定主阳极的P+掺杂剂区域、限定沟道停止部的终端N+掺杂剂区域以及在掺杂半导体衬底的下表面部分中形成的下N+掺杂剂区域。第一阳极金属垫电耦合到主阳极，而第二金属结构电耦合到沟道停止部。在示例性实施例中，至少一个氧化物层覆盖在第一阳极金属垫与第二金属结构之间的掺杂半导体衬底上。电半绝缘钝化层覆盖在快恢复二极管结构上，并且基本上完全电绝缘的钝化层覆盖在电半绝缘钝化层上。在示例性实施例中，半导体器件被配置成使得快恢复二极管结构的主
阳极和N-掺杂剂区域形成P-N结，即使在例如存在水分的情况下，P-N结仍具有稳定的反向偏置击穿电压。具体地并且如以下将要进一步详细讨论的，在示例性实施例中，当在存在相对高湿度的情况下(例如，大约60％的相对高湿度或更大的相对湿度)向快恢复二极管结构的主阳极施加负电压偏置时，电半绝缘钝化层和基本上完全电绝缘的钝化层配合以帮助减少、防止或消除基本上完全电绝缘的钝化层上的任何静止表面电荷变得可移动并且集中在一起以在一个或多个不期望的位置中产生一个或多个局部的电场凹穴。由此，在示例性实施例中，即使在存在水分的情况下，半导体器件仍具有相对稳定的反向偏置击穿电压，用于改善的性能和可靠性。图1至图4以剖视图说明了在各个制造阶段期间的半导体器件10。所描述的过程步骤、程序和材料仅被认为是设计用来向本领域的普通技术人员示出用于制造半导体器件的方法的示例性实施例；用于制造半导体器件的方法并不限于这些示例性实施例。制造半导体器件的各个步骤为人们所熟知，并且因此，为简洁起见，许多常规步骤在本文仅将简略提及，或者将完全省略而不提供为人们所熟知的过程细节。图1根据示例性实施例示出在中间制造阶段期间的半导体器件10的一部分。半导体器件10包括被配置成快恢复二极管结构11的半导体结构。尽管半导体结构被配置成快恢复二极管结构，但要理解的是，半导体结构可被配置成不同于快恢复二极管结构的结构，诸如晶体管结构或其他半导体结构，例如高压半导体结构诸如高压晶体管结构(例如绝缘栅双极型晶体管(IGBT)等)或其他高压半导体结构。快恢复二极管结构11包括由半导体衬底形成的掺杂半导体衬底12，半导体衬底12可代表任何适当的载体材料，诸如硅或硅基材料等。如本文所用，术语“半导体衬底”将用来包含常规用于半导体行业的制作电气器件的半导体材料。半导体材料包括单晶硅材料，诸如通常用于半导体行业的相对纯的或轻杂质掺杂的单晶硅材料，以及多本文档来自技高网...

【技术保护点】
一种半导体器件，其包括：半导体结构；半电绝缘钝化层，其覆盖在所述半导体结构上；以及基本上完全电绝缘的钝化层，其覆盖在所述半电绝缘钝化层上。

【技术特征摘要】
2015.06.01 US 14/7269991.一种半导体器件，其包括：半导体结构；半电绝缘钝化层，其覆盖在所述半导体结构上；以及基本上完全电绝缘的钝化层，其覆盖在所述半电绝缘钝化层上。2.根据权利要求1所述的半导体器件，其中所述半电绝缘钝化层具有大约至大约的厚度。3.根据权利要求1所述的半导体器件，其中所述基本上完全电绝缘的钝化层具有大约至大约的厚度。4.根据权利要求1所述的半导体器件，其中所述半电绝缘钝化层具有大约7.5×108Ohm·cm至大约2.5×109Ohm·cm的体电阻率。5.根据权利要求1所述的半导体器件，其中所述基本上完全电绝缘的钝化层具有大约1×1015Ohm·cm至大约1×1016Ohm·cm的体电阻率。6.根据权利要求1所述的半导体器件，其中所述半电绝缘钝化层具有大约2.75至大约3.25的折射率。7.根据权利要求1所述的半导体器件，其中所述基本上完全电绝缘的钝化层具有从大约1.92至大约2.08的折射率。8.根据权利要求1所述的半导体器件，其中所述半电绝缘钝化层在大约225kHz至大约450kHz下具有大约450W至大约650W的低频功率。9.一种半导体器件，其包括：半导体结构，其被配置成快恢复二极管结构并且包括：N导电类型的掺杂半导体衬底，并且所述掺杂半导体衬底具有上表面部分和下表面部分，所述下表面部分设置在与所述上表面部分相对的一侧上，其中所述掺杂半导体衬底...

【专利技术属性】
技术研发人员：C·J·阿特金森，A·阿米瑞瓦尼，N·C·斯卡格斯，
申请(专利权)人：通用汽车环球科技运作有限责任公司，
类型：发明
国别省市：美国;US