阵列基板的制作方法技术

本发明专利技术提供一种阵列基板，包括依次层叠设置于基板上的栅极线层、绝缘层、有源层、漏极、钝化层和第一透明电极层，所述钝化层上设有沟槽，所述漏极部分收容于所述沟槽，所述沟槽中还设置有第二透明电极层，所述第一透明电极层与所述第二透明电极层之间不连接，所述第二透明电极层覆盖在所述漏极之收容于沟槽的部分上。通过沟槽将第一透明电极层和第二透明电极层分开，可以省去去除第一透明电极的步骤，缩短了制作流程，提升阵列基板的制造效率。本发明专利技术提供的液晶显示面板能够缩短制作流程，提升制造效率。

【技术实现步骤摘要】

本专利技术涉及一种液晶显示
，尤其是涉及一种阵列基板的结构及其制作方法、液晶显示面板。
技术介绍
VA(Vertical Alignment，垂直配向)显示模式以其高对比度和无须摩擦配向等优势，成为大尺寸TFT-LCD的常见显示模式。在TFT-LCD制造领域，通过减少Mask数目和光刻工艺次数，以达到降低制造成本和提高设备生产力的目的，始终是一种趋势。TFT-LCD制造工艺从最初的7-Mask制作流程，发展到现在各LCD制造商量产使用的5-Mask和4-Mask生产技术，而且目前已经开发出3-Ma sk工艺技术。现有的3-Mask技术，利用半导体集成电路中的光刻胶剥离(Lift-off)工艺完成透明像素电极层图案的定义。请参阅图1a，首先通过第一掩膜版(Mask)光刻出栅极线层11(M1)，通过第二掩膜版光刻出绝缘层(图未编号)和数据线层14(M2)；再在数据线层14上形成钝化层15；然后使用掩膜版在钝化层15上蚀刻光刻胶层16；透过光刻胶过孔在钝化层15上形成过孔17；然后在光刻胶层16及其他区域上形成一层透明电极层18；请参阅图1b，最后剥离光刻胶层16及其上沉积的透明电极层18，形成特定的TFT结构。尽管上述3个掩膜版完成阵列基板的制作相对于4个掩膜版和5个掩膜版完成的阵列基板制作工艺简单，但玻璃光刻胶及其上的透明电极层过程依旧比较复杂。因此，亟需改进阵列基板的结构和制作方法以提高生产效率。
技术实现思路
本专利技术的目的在于提供一种简化生产工序、提高生产效率的阵列基板的制作方法。本专利技术的另一目的在于提供一种上述生产方法生产出的阵列基板。本专利技术的另一目的在于提供一种上述阵列基板的液晶显示面板。为了实现上述目的，本专利技术实施方式提供如下技术方案：本专利技术提供一种阵列基板，包括依次层叠设置于基板上的栅极线层、绝缘层、有源层、漏极、钝化层和第一透明电极层，所述钝化层上设有沟槽，所述漏极部分收容于所述沟槽，所述沟槽中还设置有第二透明电极层，所述第一透明电极层与所述第二透明电极层之间不连接，所述第二透明电极层覆盖在所述漏极之收容于沟槽的部分上。其中，所述沟槽截面为梯形，沟槽宽度沿远离槽底方向逐渐减小。其中，所述钝化层包括依次层叠设置第一钝化层和第二钝化层，所述第一钝化层介于所述漏极与所述第二钝化层之间，其中，所述第一钝化层蚀刻速度高于所述第二钝化层蚀刻速度。其中，所述第一透明电极层电位为零。其中，所述有源层包括依次层叠设置非晶硅层和掺杂层，所述掺杂层介于所述非晶硅层和所述漏极之间。本专利技术提供一种液晶显示面板，包括上述任意一项所述的阵列基板。本专利技术提供一种阵列基板的制作方法，包括如下步骤：在基板上依次制作栅极线层、绝缘层、有源层、漏极和钝化层；在所述钝化层上涂覆光刻胶，在所述光刻胶上遮盖掩膜版，以在所述光刻胶上光刻出图案，所述漏极在所述光刻胶上的投影与所述图案不完全重合；对所述钝化层进行蚀刻以形成沟槽，所述漏极部分收容于所述沟槽中；去除所述光刻胶并在所述钝化层上形成第一透明电极层及所述沟槽中形成第二透明电极层，其中，所述第二透明电极层覆盖于所述漏极之收容于沟槽部分之上。其中，所述钝化层包括依次层叠设置于所述漏极上的第一钝化层和第二钝化层；所述钝化层是通过化学气相沉积工艺形成的，并且通过调整沉积气体的混合比率使得所述第一钝化层蚀刻速度高于所述第二钝化层蚀刻速度。其中，采用物理气相沉积法同时在所述钝化层中形成第一透明电极层及在所述沟槽中第二透明电极层。其中，所述掩膜版为半色调掩膜版或灰色调掩膜版。本专利技术实施例具有如下优点或有益效果：本专利技术提供的阵列基板及其制作方法，通过在钝化层上蚀刻出沟槽，并且漏极部分收容于所述沟槽，然后在钝化层及沟槽中分别形成第一透明电极层和第二透明电极层，通过沟槽将第一透明电极层和第二透明电极层分开，可以省去去除第一透明电极的步骤，缩短了制作流程，提升阵列基板的制造效率。本专利技术提供的液晶显示面板能够缩短制作流程，提升制造效率。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1a-图1b是现有技术阵列基板制作方法示意图。图2是本专利技术阵列基板结构示意图。图3-图5是图2所示阵列基板制作方法示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本专利技术保护的范围。此外，以下各实施例的说明是参考附加的图示，用以例示本专利技术可用以实施的特定实施例。本专利技术中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本专利技术，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸地连接，或者一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。此外，在本专利技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。若本说明书中出现“工序”的用语，其不仅是指独立的工序，在与其它工序无法明确区别时，只要能实现该工序所预期的作用则也包括在本用语中。另外，本说明书中用“～”表示的数值范围是指将“～”前后记载的数值分别作为最小值及最大值包括在内的范围。在附图中，结构相似或相同的用相同的标号表示。请参阅图2，本专利技术提供一种应用于VA显示模式的阵列基板200，主要包括基板20、栅极线层21、绝缘层22、有源层23、漏极24、钝化层25、第一透明电极层26和第二透明电极层27。所述栅极线层21设置于所述基板20上；所述绝缘层22覆盖在所述栅极线层21上。所述有源层23设于所述绝缘层22之上。所述漏极24形成于所述有源层22上。所述钝化层25覆盖于所述漏极24之上。所述钝化层25上覆盖有第一透明电极层26。所述钝化层25上还设置有沟槽253，所述漏极24部分收容于所述沟槽253中。也就是说，所述漏极24收容于沟槽253中的部分上方未覆盖钝化层25。所述沟槽253中还设置有第二透明电极层27，所述第一透明电极层26和所述第二透明电极层27之间未连接。所述第二透明电极层27覆盖于所述漏极24之收容于沟槽中的部分上。本专利技术的阵列基板，通过在钝化层上设置沟槽，漏极部分收容于所述沟槽，并在沟槽中设置与漏极连接的第二透明电极层，通过沟槽将所述第二透明导电层与所述钝化层上方的第一透明电极层断开，避免第一透明电极层对第二透明电极层产生干扰，从而省去了去除第一透明电极层的步骤，简化了阵列基板的制作工本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括依次层叠设置于基板上的栅极线层、绝缘层、有源层、漏极、钝化层和第一透明电极层，所述钝化层上设有沟槽，所述漏极部分收容于所述沟槽，所述沟槽中还设置有第二透明电极层，所述第一透明电极层与所述第二透明电极层之间不连接，所述第二透明电极层覆盖在所述漏极之收容于沟槽的部分上。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括依次层叠设置于基板上的栅极线层、绝缘层、有源层、漏极、钝化层和第一透明电极层，所述钝化层上设有沟槽，所述漏极部分收容于所述沟槽，所述沟槽中还设置有第二透明电极层，所述第一透明电极层与所述第二透明电极层之间不连接，所述第二透明电极层覆盖在所述漏极之收容于沟槽的部分上。2.如权利要求1所述的阵列基板，其特征在于，所述沟槽截面为梯形，沟槽宽度沿远离槽底方向逐渐减小。3.如权利要求1所述的阵列基板，其特征在于，所述钝化层包括依次层叠设置第一钝化层和第二钝化层，所述第一钝化层介于所述漏极与所述第二钝化层之间，其中，所述第一钝化层蚀刻速度高于所述第二钝化层蚀刻速度。4.如权利要求1所述的阵列基板，其特征在于，所述第一透明电极层电位为零。5.如权利要求1所述的阵列基板，其特征在于，所述有源层包括依次层叠设置非晶硅层和掺杂层，所述掺杂层介于所述非晶硅层和所述漏极之间。6.一种液晶显示面板，其特征在于，包括权利要求1-5任意一项所述的阵列基板。7.一种阵列基板的制作...

【专利技术属性】
技术研发人员：甘启明，林碧芬，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44