串行线调试桥制造技术

本申请涉及串行线调试桥。提供了具有用于与调试器对接的桥的集成电路(IC)和操作其的方法。在一种实施例中，IC包括调试控制电路和在其上实现的调试接口模块(DIB)。该DIB耦接到调试控制电路。该IC还包括用于调试器的接口和多个用于外部电路的接口，每个接口耦接到调试控制电路。调试控制电路可以用作通过接口中的对应接口将外部调试器耦接到DIB或耦接到与IC耦接的外部电路的桥。调试控制电路可以建立调试器和外部电路中的一个外部电路之间的连接。调试器和外部电路之间的通信可以在绕过DIB的同时进行。

【技术实现步骤摘要】

本公开针对集成电路，并且更具体地针对提供对集成电路的调试访问。
技术介绍
边界扫描测试最初被开发，以用于在没有其它方法探测集成电路(IC)和印刷电路板(PCB)之间的连接的情况下测试它们之间的连接。边界扫描基于联合测试行动组(JTAG)规范，该规范还被称为电气与电子工程师学会(IEEE)标准1149.1。具体地，IEEE1149.1标准提供用于提供对IC的引脚的访问以确定正确连接的存在的机制。虽然IEEE 1149.1标准最初被开发以用于边界扫描，但是其用途已扩展到其它领域。例如，现在使用JTAG端口来获得对IC的访问以用于在开发阶段进行调试。例如，当在新的设计中进行系统软件的测试时，可以使用JTAG控制器来访问IC的部分。由于一些IC限制了可以专门用来支持测试和调试的引脚数，因此开发了串行线调试(SWD)接口。SWD接口是只利用两个引脚但提供对内部调试接口模块的访问的接口。尽管引脚数较少，但是SWD接口可以提供与较大引脚数的JTAG接口等效的功能。
技术实现思路
提供了具有用于与调试器对接的桥的集成电路(IC)和操作其的方法。在一种实施例中，IC包括调试控制电路和在其上实现的调试接口模块(DIB)。该DIB耦接到调试控制电路。该IC还包括用于调试器的接口和多个用于外部电路的接口，每个接口耦接到调试控
制电路。调试控制电路可以用作通过对应接口中的一个接口将外部调试器耦接到DIB或耦接到与IC耦接的外部电路的桥。可以使用调试控制电路来建立调试器和外部电路中的一个外部电路之间的连接。在该连接已建立之后，后续的通信可以在绕过DIB的同时进行。在一种实施例中，可以使得外部调试器和经由接口耦接到调试控制电路的外部电路之间的连接在不影响其它连接的情况下在线或者离线。例如，调试器可以连接到第一外部电路和第二外部电路并且与其通信。第一外部电路可以在不影响调试器和第二外部电路之间的连接或者任何其它连接(例如，经由调试控制电路在调试器和DIB之间的连接)的情况下被断电(从而切断第一外部电路与调试器的连接)。在一种实施例中，DIB可以处于与调试控制电路不同的电源域，其中DIB是可电源门控的(power gate-able)。调试器和一个或多个外部电路之间的连接可以通过调试控制电路来建立。此后，即使DIB被断电，通信也可以绕过DIB。附图说明以下详细描述参考附图，现在简要描述附图。图1是具有被配置为耦接到外部调试器的SoC的系统的一种实施例的框图。图2是可以在图1的系统中实现的SoC的一种实施例的框图。图3是示出用于操作被配置为提供调试器和多个外部电路之间的桥接功能的电路的方法的一种实施例的流程图。图4是示例性系统的一种实施例的框图。虽然所公开的主题易于具有各种修改和替代形式，但是其具体实施例在附图中以示例的方式被示出并且将在本文中被详细描述。但是应当理解的是，附图以及对其的详细描述不意图将主题限定到所公开的特定形式，而与此相反，本专利技术要涵盖落入由所附权利要求限定的所公开主题的精神和范围内的所有修改、等效物和替代方案。本文所使用的标题仅用于组织目的，并且不意味着用来限制本描述的范围。
如贯穿本申请所使用的那样，词“可以”以许可的意义(即，意味着有可能)而不是以强制的意义(即，意味着必须)被使用。类似地，词“包括”及其各种形式意味着包括但不限于。各种单元、电路或其它组件可以被描述为“被配置为”执行一个或多个任务。在这样的上下文中，“被配置为”是通常意味着“具有”在操作期间执行一个或多个任务的“电路系统”的结构的广义阐述。因此，即使在单元/电路/组件当前没有接通时，单元/电路/组件也可以被配置为执行任务。一般而言，构成对应于“被配置为”的结构的电路系统可以包括硬件电路和/或存储用于实现操作的可执行的程序指令的存储器。存储器可以包括诸如静态或动态随机存取存储器之类的易失性存储器和/或诸如光学盘存储装置或磁性盘存储装置、闪速存储器、可编程只读存储器等之类的非易失性存储器。类似地，为了描述的方便，各种单元/电路/组件可以被描述为执行一个或多个任务。这样描述应当被解释为包括短语“被配置为”。对被配置为执行一个或多个任务的单元/电路/组件的阐述明确地不意图对那个单元/电路/组件援引35U.S.C.§112段(f)的解释。具体实施方式图1是示出具有配置为耦接到外部调试器的SoC的系统的一种实施例的框图。在示出的实施例中，系统5包括IC 10，它是SoC。系统5还包括多个外部电路，其中包括无线电芯片22、音频芯片24、NAND芯片28和至少一个其它芯片26。无线电芯片22可以是被配置为既发送又接收无线电通信的无线电收发器。NAND芯片28可以包括NAND闪速存储器和支持对其读取访问和写入访问的各种电路系统。其它芯片26可以是任何其它类型的外围芯片，诸如显示支持芯片、或者用于支持特定类型的总线接口(例如，通用串行总线或USB)的芯片。在示出的实施例中的IC 10包括始终接通处理器(AOP)15和调试接口模块(DIB)14。AOP 15和DIB 14在不同的电源域中实现。
AOP 15可以在IC 10自身接收电力的所有时间都保持通电的电源域中实现。相反，其中实现DIB 14的电源域是可以被电源门控的IC10上的一个或多个电源域中的一个，即，即使IC 10以其它方式接收电力，电源域的电源也可以被切断。这可以允许DIB 14(以及电源门控域中的其它电路系统)被置于睡眠模式。如将在下面解释的那样，调试器11和上述各种外部电路中的任何一个外部电路之间的通信一旦被建立，就可以绕过DIB 14，包括DIB 14断电的那些时间。在示出的实施例中的AOP 15包括调试控制电路20。在由调试控制电路20提供的功能中包括控制与调试有关的各种操作。调试可以在硬件设计阶段执行，以测试IC 10的硬件功能以及定位可能存在的任何错误。还可以执行调试来确保软件在系统上正确地执行并且找到可能存在的任何软件故障(bug)。可以由调试控制电路20执行的另一个功能是充当外部调试器11和DIB 14之间的桥，并且还充当在调试器11和在图中示出的各种外部电路(芯片)之间的桥。通过充当桥，调试控制电路20可以允许调试器11和各种外部电路之间的通信在它们初始建立之后绕过DIB14。在示出的实施例中的调试控制电路20可以经由调试接口33耦接到外部调试器11。调试器11可以用于将测试激励输入到如这里所示的系统5的各个组件中，以及用于接收数据以供分析。通过调试控制电路20和DIB 14，调试器11可以获得对IC 10内的其它功能性电路的访问。调试器11还可以经由调试控制电路20，经由外部接口34获得对其它外部电路内的功能单元的访问。可以使用各种类型的接口协议来实现调试器接口33和外部接口34。在一种实施例中，这些接口可以被实现为双线接口(2WI)。如其名字所表示的那样，2WI接口只利用两个引脚。第一引脚用来传送测试模式选择(2WIIO)信号，而第二引脚用来传送测试时钟(2WICLK)信号。调试控制电路20可以将公共的2WICLK信号传送到DIB 14和在图中示出的每个外部电路。此外，调试控制电路20
可以促进经由单独和独立本文档来自技高网...

【技术保护点】
一种集成电路IC，包括：调试控制电路；调试接口模块DIB；调试器接口，被配置为将所述调试控制电路耦接到外部调试器；以及多个外部接口，每个外部接口被配置为将所述调试控制电路耦接到多个外部电路中对应的一个外部电路，其中所述调试控制电路被配置为建立所述外部调试器和所述多个外部电路中的至少一个外部电路之间的连接，并且其中在所述调试控制电路建立所述连接之后，所述调试控制电路被配置为在绕过DIB的同时促进所述多个外部电路中的所述至少一个外部电路和所述调试器之间的通信。

【技术特征摘要】
2015.04.22 US 14/693,1161.一种集成电路IC，包括：调试控制电路；调试接口模块DIB；调试器接口，被配置为将所述调试控制电路耦接到外部调试器；以及多个外部接口，每个外部接口被配置为将所述调试控制电路耦接到多个外部电路中对应的一个外部电路，其中所述调试控制电路被配置为建立所述外部调试器和所述多个外部电路中的至少一个外部电路之间的连接，并且其中在所述调试控制电路建立所述连接之后，所述调试控制电路被配置为在绕过DIB的同时促进所述多个外部电路中的所述至少一个外部电路和所述调试器之间的通信。2.如权利要求1所述的集成电路，其中DIB处于第一电源域并且其中所述调试器接口和所述调试控制电路处于第二电源域，并且其中IC还包括电源管理电路，其中所述电源管理电路在所述第二电源域中实现，并且其中所述电源管理电路被配置为使包括DIB的所述第一电源域中的电路系统断电。3.如权利要求2所述的集成电路，其中所述电源管理电路被配置为执行所述第一电源域的电源门控，并且其中所述第二电源域被配置为在集成电路的操作期间保持电力，并且其中所述调试控制电路被配置为在DIB断电之后促进外部电路和所述调试器之间的通信。4.如权利要求2所述的集成电路，其中所述调试控制电路继续促进所述调试器和所述多个外部电路中所选择的一个外部电路之间的通信，而不考虑DIB或所述多个外部电路中的一个或多个附加外部电路的电源状态的变化。5.如权利要求1所述的集成电路，其中所述调试控制电路和所述调试器接口在始终接通处理器(always-on processor，AOP)中实现，其中AOP被配置为在集成电路的操作期间保持通电。6.如权利要求1所述的集成电路，其中所述调试控制电路被配置为接收来自所述外部调试器的第一测试模式选择信号和测试时钟信号。7.如权利要求6所述的集成电路，其中所述调试控制电路被耦接为通过所述多个外部接口中的每个外部接口将测试时钟信号传送到DIB，并且其中所述调试控制电路还被耦接为通过外部接口中的每个外部接口独立地传送测试模式选择信号的各独立实例。8.如权利要求1所述的集成电路，其中集成电路包括具有第一电源域和第二电源域的多个电源域，其中除所述第二电源域之外的每个电源域是可电源门控的，并且其中所述调试控制电路被配置为通过与它耦接的外部接口中的每个外部接口进行通信，而不考虑除所述第二电源域之外的其它电源域是否正在接收电力。9.一种方法，包括：实现在集成电路IC的第一电源域中的调试控制电路与实现在IC的第二电源域中的调试接口模块DIB进行通信；所述调试控制电路建立与IC外部的一个或多个电路的连接，其中建立与IC外部的所述一个或多个电路的连接与所述调试控制电路和DIB之间的通信同时进行；以及在建立与IC外部的所述一个或多个电路的通信之后，所述外部调试器与IC外部的所述一个或多个电路通信，其中外部调试器和IC...

【专利技术属性】
技术研发人员：J·D·拉米萨亚，M·古拉蒂，M·P·小利彻滕伯格，
申请(专利权)人：苹果公司，
类型：发明
国别省市：美国;US