一种GOA电路及液晶显示面板制造技术

本发明专利技术提供一种GOA电路及液晶显示面板，其包括上拉控制模块、上拉模块、下传模块、下拉模块、下拉维持模块、自举电容、第一低频交流电源、以及第二低频交流电源；其中，上拉控制模块包括第一上拉控制单元和第二上拉控制单元。本发明专利技术的GOA电路及液晶显示面板通过在上拉控制模块上设置第一上拉控制单元和第二上拉控制单元，并且通过第一低频交流电源和第二低频交流电源控制第一上拉控制单元和第二上拉控制单元交替工作，可以抑制因薄膜晶体管长时间工作，使得其阈值电压往负值移动，进而不会使得扫描信号输出异常，影响显示。

【技术实现步骤摘要】

本专利技术涉及液晶显示
，尤其涉及一种GOA电路及液晶显示面板。
技术介绍
Gate Driver On Array，简称GOA，即在现有薄膜晶体管液晶显示面板的阵列基板上制作扫描驱动电路，实现对扫描线逐行扫描的驱动方式。现有的GOA电路的结构示意图如图1所示，该GOA电路包括上拉控制模块101、上拉模块104、下传模块105、下拉模块106、自举电容103以及下拉维持模块102。上拉控制模块101包括一薄膜晶体管，该薄膜晶体管长时间工作时，其阈值电压会往负值移动，导致扫描信号充电不足，进而造成扫描信号输出异常。故，有必要提供一种GOA电路，以解决现有技术存在的问题。
技术实现思路
本专利技术的目的在于提供一种抑制薄膜晶体管阈值电压往负值移动的GOA电路，以解决现有的GOA电路因薄膜晶体管阈值电压往负值移动使得扫描信号输出异常，进而影响显示的技术问题。为解决上述问题，本专利技术提供的技术方案如下：本专利技术实施例提供一种GOA电路，其包括：上拉控制模块，包括第一上拉控制单元和第二上拉控制单元，上拉控制模块用于接收上一级的扫描信号，并受上一级的级传信号的控制生成本级的扫描电平信号；上拉模块，用于根据本级的扫描电平信号以及本级的时钟信号拉升本级的扫描信号；下传模块，用于根据本级的扫描电平信号以及本级的时钟信号生成本级的级传信号；下拉模块，用于根据下一级的扫描信号，拉低本级的扫描电平信号；下拉维持模块，用于维持本级的扫描电平信号的低电平；自举电容，用于生成本级的扫描信号的高电平；以及，第一低频交流电源和第二低频交流电源；其中，上拉控制模块分别与上拉模块、下传模块、下拉模块、下拉维持模块连接，第二低频交流电源与第一上拉控制单元连接，第一低频交流电源与第二上拉控制单元连接。在本专利技术的GOA电路中，第一低频交流电源提供的第一低频交流电平与第二低频交流电源提供的第二低频交流电平相位相反。在本专利技术的GOA电路中，第一上拉控制单元包括第十一薄膜晶体管和第十三薄膜晶体管；十一薄膜晶体管的栅极接入上一级的级传信号，第十一薄膜晶体管的源极接入上一级的扫描信号，第十一薄膜晶体管的漏极电性连接于第十三薄膜晶体管的源极；第十三薄膜晶体管的栅极电性连接于第二低频交流电源，第十三薄膜晶体管的漏极电性连接于上拉控制模块的输出端。在本专利技术的GOA电路中，第二上拉控制单元包括第十二薄膜晶体管和第十四薄膜晶体管；十二薄膜晶体管的栅极接入上一级的级传信号，第十二薄膜晶体管的源极接入上一级的扫描信号，第十二薄膜晶体管的漏极电性连接于第十四薄膜晶体管的源极；第十四薄膜晶体管的栅极电性连接于第一低频交流电源，第十四薄膜晶体管的漏极电性连接于上拉控制模块的输出端。在本专利技术的GOA电路中，上拉模块包括第二十一薄膜晶体管，第二十一薄膜晶体管的栅极电性连接于上拉控制模块的输出端，第二十一薄膜晶体管的源极接入本级的时钟信号，第二十一薄膜晶体管的漏极电性连接于本级的扫描信号的输出端。在本专利技术的GOA电路中，下传模块包括第二十二薄膜晶体管，第二十二薄膜晶体管的栅极电性连接于上拉控制模块的输出端，第二十二薄膜晶体管的源极接入本级的时钟信号，第二十二薄膜晶体管的漏极电性连接于本级的级传信号的输出端。在本专利技术的GOA电路中，下拉模块包括第三十一薄膜晶体管和第四十一薄膜晶体管；第三十一薄膜晶体管的栅极接入下一级的扫描信号，第三十一薄膜晶体管的源极电性连接于恒压低电平源，第三十一薄膜晶体管的漏极电性连接于本级的扫描信号的输出端；第四十一薄膜晶体管的栅极接入下一级的扫描信号，第四十一薄膜晶体管的源极电性连接于恒压低电平源，第四十一薄膜晶体管的漏极电性连接于上拉控制模块的输出端。在本专利技术的GOA电路中，下拉维持模块包括第一下拉维持单元和第二下拉维持单元；第一下拉维持单元包括第五十一薄膜晶体管、第五十二薄膜晶体管、第五十三薄膜晶体管、第五十四薄膜晶体管、第五十五薄膜晶体管以及第五十六薄膜晶体管；第五十一薄膜晶体管的栅极和漏极电性连接于第二低频交流电源，第五十一薄膜晶体管的漏极电性连接于第五十三薄膜晶体管的栅极和第五十二薄膜晶体管的漏极；第五十二薄膜晶体管的栅极电性连接于上拉控制模块的输出端，第五十二薄膜晶体管的源极电性连接于恒压低电平源；第五十三薄膜晶体管的的源极电性连接于第二低频交流电源，第五十三薄膜晶体管的漏极电性连接于下拉维持模块的第一控制端；第五十四薄膜晶体管的源极电性连接于恒压低电平源，第五十四薄膜晶体管的栅极电性连接于上拉控制模块的输出端，第五十四薄膜晶体管的漏极电性连接于下拉维持模块的第一控制端；第五十五薄膜晶体管的栅极电性连接于下拉维持模块的第一控制端，第五十五薄膜晶体管的源极电性连接于恒压低电平源，第五十五薄膜晶体管的漏极电性连接于本级的扫描信号的输出端；第五十六薄膜晶体管的栅极电性连接于下拉维持模块的第一控制端，第五十六薄膜晶体管的源极电性连接于恒压低电平源，第五十六薄膜晶体管的漏极电性连接于上拉控制模块的输出端；第二下拉维持单元包括第六十一薄膜晶体管、第六十二薄膜晶体管、第六十三薄膜晶体管、第六十四薄膜晶体管、第六十五薄膜晶体管以及第六十六薄膜晶体管；第六十一薄膜晶体管的栅极和漏极电性连接于第一低频交流电源，第六十一薄膜晶体管的漏极电性连接于第六十三薄膜晶体管的栅极和第六十二薄膜晶体管的漏极；第六十二薄膜晶体管的栅极电性连接于上拉控制模块的输出端，第六十二薄膜晶体管的源极电性连接于恒压低电平源；第六十三薄膜晶体管的的源极电性连接于第一低频交流电源，第六十三薄膜晶体管的漏极电性连接于下拉维持模块的第二控制端；第六十四薄膜晶体管的源极电性连接于恒压低电平源，第六十四薄膜晶体管的栅极电性连接于上拉控制模块的输出端，第六十四薄膜晶体管的漏极电性连接于下拉维持模块的第二控制端；第六十五薄膜晶体管的栅极电性连接于下拉维持模块的第二控制端，第六十五薄膜晶体管的源极电性连接于恒压低电平源，第六十五薄膜晶体管的漏极电性连接于本级的扫描信号的输出端；第六十六薄膜晶体管的栅极电性连接于下拉维持模块的第二控制端，第六十六薄膜晶体管的源极电性连接于恒压低电平源，第六十六薄膜晶体管的漏极电性连接于上拉控制模块的输出端。在本专利技术的GOA电路中，恒压低电平源的电平值为-6V。依据本专利技术的上述目的，提出一种液晶显示面板，包括以上的GOA电路。相较于现有的GOA电路及液晶显示面板，本专利技术的GOA电路及液晶显示面板通过在上拉控制模块上设置第一上拉控制单元和第二上拉控制单元，并且通过第一低频交流电源和第二低频交流电源控制第一上拉控制单元和第二上拉控制单元交替工作，可以抑制因薄膜晶体管长时间工作，使得其阈值电压往负值移动，进而不会使得扫描信号输出异常，影响显示；解决了现有的GOA电路及液晶显示面板因薄膜晶体管的阈值电压往负值移动导致扫描信号充电不足，进而造成扫描信号输出异常，影响显示的技术问题。为让本专利技术的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：附图说明下面结合附图，通过对本专利技术的具体实施方式详细描述，将使本专利技术的技术方案及其它有益效果显而易见。图1为一种现有的GOA电路的结构示意图；图2为本专利技术的GOA电路的优选实施例的结构示意图；图3为本专利技术的GOA电路的优选本文档来自技高网...

【技术保护点】
一种GOA电路，其特征在于，包括：上拉控制模块，包括第一上拉控制单元和第二上拉控制单元，所述上拉控制模块用于接收上一级的扫描信号，并受上一级的级传信号的控制生成本级的扫描电平信号；上拉模块，用于根据所述本级的扫描电平信号以及本级的时钟信号拉升本级的扫描信号；下传模块，用于根据所述本级的扫描电平信号以及本级的时钟信号生成本级的级传信号；下拉模块，用于根据下一级的扫描信号，拉低所述本级的扫描电平信号；下拉维持模块，用于维持所述本级的扫描电平信号的低电平；自举电容，用于生成所述本级的扫描信号的高电平；以及，第一低频交流电源和第二低频交流电源；其中，所述上拉控制模块分别与所述上拉模块、所述下传模块、所述下拉模块、所述下拉维持模块连接，所述第二低频交流电源与所述第一上拉控制单元连接，所述第一低频交流电源与所述第二上拉控制单元连接。

【技术特征摘要】
1.一种GOA电路，其特征在于，包括：上拉控制模块，包括第一上拉控制单元和第二上拉控制单元，所述上拉控制模块用于接收上一级的扫描信号，并受上一级的级传信号的控制生成本级的扫描电平信号；上拉模块，用于根据所述本级的扫描电平信号以及本级的时钟信号拉升本级的扫描信号；下传模块，用于根据所述本级的扫描电平信号以及本级的时钟信号生成本级的级传信号；下拉模块，用于根据下一级的扫描信号，拉低所述本级的扫描电平信号；下拉维持模块，用于维持所述本级的扫描电平信号的低电平；自举电容，用于生成所述本级的扫描信号的高电平；以及，第一低频交流电源和第二低频交流电源；其中，所述上拉控制模块分别与所述上拉模块、所述下传模块、所述下拉模块、所述下拉维持模块连接，所述第二低频交流电源与所述第一上拉控制单元连接，所述第一低频交流电源与所述第二上拉控制单元连接。2.根据权利要求1所述的GOA电路，其特征在于，所述第一低频交流电源提供的第一低频交流电平与所述第二低频交流电源提供的第二低频交流电平相位相反。3.根据权利要求1所述的GOA电路，其特征在于，所述第一上拉控制单元包括第十一薄膜晶体管和第十三薄膜晶体管；所述十一薄膜晶体管的栅极接入所述上一级的级传信号，所述第十一薄膜晶体管的源极接入所述上一级的扫描信号，所述第十一薄膜晶体管的漏极电性连接于所述第十三薄膜晶体管的源极；所述第十三薄膜晶体管的栅极电性连接于所述第二低频交流电源，所述第十三薄膜晶体管的漏极电性连接于所述上拉控制模块的输出端。4.根据权利要求1所述的GOA电路，其特征在于，所述第二上拉控制单元包括第十二薄膜晶体管和第十四薄膜晶体管；所述十二薄膜晶体管的栅极接入所述上一级的级传信号，所述第十二薄膜晶体管的源极接入所述上一级的扫描信号，所述第十二薄膜晶体管的漏极电性连接于所述第十四薄膜晶体管的源极；所述第十四薄膜晶体管的栅极电性连接于所述第一低频交流电源，所述第十四薄膜晶体管的漏极电性连接于所述上拉控制模块的输出端。5.根据权利要求1所述的GOA电路，其特征在于，所述上拉模块包括第二十一薄膜晶体管，所述第二十一薄膜晶体管的栅极电性连接于所述上拉控制模块的输出端，所述第二十一薄膜晶体管的源极接入所述本级的时钟信号，所述第二十一薄膜晶体管的漏极电性连接于所述本级的扫描信号的输出端。6.根据权利要求1所述的GOA电路，其特征在于，所述下传模块包括第二十二薄膜晶体管，所述第二十二薄膜晶体管的栅极电性连接于所述上拉控制模块的输出端，所述第二十二薄膜晶体管的源极接入所述本级的时钟信号，所述第二十二薄膜晶体管的漏极电性连接于所述本级的级传信号的输出端。7.根据权利要求1所述的GOA电路，其特征在于，所述下拉模块包括第三十一薄膜晶体管和第四十一薄膜晶体管；所述第三十一薄膜晶体管的栅极接入下一级的扫描信号，所述第三十一薄膜晶体管的源极电性连接于恒压低电平源，所述第三十一薄膜晶体管的漏极电性连接于所述本级的扫描信号的输出端；所述第四十一薄膜晶体管的栅极接入所述下一级的扫描信号，所述第四十一薄膜晶体管的源极电性连接于所述恒压低电平源，所述第...

【专利技术属性】
技术研发人员：石龙强，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44