存储装置与控制方法制造方法及图纸

本发明专利技术提供一种存储装置及控制方法，所述存储装置包括信号线、存储单元阵列、及第一与第二电压调整电路。存储单元阵列划分为第一与第二区域，且包括在第一区域中的多个第一存储单元及在第二区域中的多个第二存储单元。第一与第二存储单元耦接信号线，且每一存储单元具有参考节点。第一电压调整电路用来调整第一存储单元的参考节点上的电压。第二电压调整电路用来调整第二存储单元的参考节点上的电压。第一存储单元的参考节点通过第一电压调整电路耦接地，且第二存储单元的参考节点通过第二电压调整电路耦接地。本发明专利技术提供的存储装置具有高密度的存储单元以及具有较低的功率消耗。

【技术实现步骤摘要】

本专利技术有关于一种存储装置，特别是有关于一种具有低功率以及高密度设计的存储装置。
技术介绍
对于静态随机存取存储(Static Random Access Memory，SRAM)装置而言，在位线(bit lines)上的漏电流影响了功率消耗，且更影响了读取操作时的读取范围。为了能减少在SRAM装置中位线上的漏电流，耦接每一位线的存储单元数量受限于所使用的制造程序。举例来说，65nm以及55nm工艺则要求在每一位线耦接512个存储单元，且40nm以及28nm工艺则要求在每一位线耦接256个存储单元。对于28nm工艺而言，将较少数量的存储单元耦接每一位线可减少在位上的漏电流。然而，较少数量的存储单元耦接SRAM的每一位线将会降低在存储单元阵列中的存储单元密度。在此情况下，SRAM装置则需要较多的位线来达到期望的存储数量，且因此需要额外的本地控制电路以及本地输入/输出电路，这将增加了SRAM装置的面积需求。
技术实现思路
为了解决上面的SRAM的密度与漏电流之间的矛盾的技术问题，本专利技术特提供一种存储装置与控制方法。本专利技术提供一种存储装置。此存储装置包括第一信号线、存储单元阵列、第一电压调整电路、以及第二电压调整电路。存储单元阵列划分为第一区域以及第二区域，且包括在第一区域中的多个第一存储单元以及在第二区域中的多个第二存储单元。第一存储单元以及第二存储单元耦接第一信号线，且第一存储单元与第二存储单元中的每一者具有参考节点。第一电压调整电路用来调整第一存储单元的参考节点上的电压。第二电压调整电路用来调整第二存储单元的参考节点上的电压。第一存储单元的参考节点通过第一电压调整电路耦接地，且第二存储单元的参考节点通过第二电压调整电路耦接地。本专利技术另提供一种存储装置。此存储装置包括位线、第一字线、
第二字线、第一存储单元、第二存储单元、第一电压调整电路、以及第二电压调整电路。第一存储单元耦接位线以及第一字线。第二存储单元耦接位线以及第二字线。第一与第二存储单元中的每一者具有参考节点。第一电压调整电路用以调整第一存储单元的参考节点上的电压。第二电压调整电路用以调整第二存储单元的参考节点上的电压。第一存储单元的参考节点通过第一电压调整电路耦接地，且第二存储单元的参考节点通过第二电压调整电路耦接地。本专利技术又提供一种控制方法，用于存储装置。此存储装置包括位线以及存储单元阵列。存储单元阵列包括耦接位线的多个存储单元，且存储单元的每一者具有参考节点。此控制方法包括将存储单元阵列划分为第一区域以及第二区域；以及当存储装置正在对第一区域执行存取操作时，将在第一区域中的存储单元的参考节点上的电压调整为接地的电压电平，且将在第二区域中的存储单元的参考节点上的电压调整为参考电压电平。参考电压电平高于接地的电压电平。本专利技术提供的存储装置具有高密度的存储单元以及具有较低的功率消耗。附图说明图1表示根据本专利技术的实施例的存储装置的布局。图2表示在图1的存储装置中的存储单元阵列的示意图。图3表示在图1的存储装置中的电压调整电路以及耦接相同位线的存储单元的示意图。图4表示根据本专利技术的实施例中图1的存储装置的电压调整电路。图5表示根据本专利技术另一实施例中图1的存储装置的电压调整电路。具体实施方式在说明书及权利要求书当中使用了某些词汇来称呼特定的组件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”是开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及
间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接到第二装置。图1显示根据本专利技术的实施例的存储装置的布局。参阅图1，存储装置1的布局被划分为数个用于不同目的的区域。举例来说，存储装置1的布局具有十二个区域。在此实施例中，存储装置1为静态随机存取存储(Static Random Access Memory，SRAM)装置。区域101与102共同包括多个存储单元，而如图2所示，这些存储单元配置成具有M列与N行的存储单元阵列20，其中，M≧1且N≧2。换句话说，存储单元阵列20被划分为两个区域101与102。在位于区域101与102的存储单元阵列20中，配置在相同列的存储单元200耦接位线BL，且配置在相同行的存储单元200耦接字线WL。同样地，区域103与104共同包括多个存储单元，而如图2所示，这些存储单元配置成具有M列与N行的存储单元阵列21。换句话说，存储单元阵列21被划分为两个区域103与104。在位于区域103与104的存储单元阵列21中，配置在相同列的存储单元200耦接位线BL，且配置在相同行的存储单元200耦接字线WL。如图2所示，区域101对应区域103，且区域102对应区域104。因此，在区域101与103中，配置在相同行的存储单元耦接相同的字线WL，且在区域102与104中，配置在相同行的存储单元耦接相同的字线WL。参阅图1，在上述布局的十二个区域中，控制区域101与103的字线驱动电路配置在区域120，控制区域102与104的字线驱动电路配置在区域12中，控制存储阵列20(即在区域101与102内的存储单元)的全局输入/输出(I/O)电路配置在区域130，控制存储阵列21(即在区域103与104内的存储单元)的全局输入/输出(I/O)电路配置在区域131，给予电压调整电路的控制电路是配置在区域140，控制存储装置1的控制电路则配置在区域150。在此实施例中，为了减少位线的漏电流，电压调整电路配置给在区域101～104的每一者中耦接相同位线的多个存储单元。详细来说，在配置于存储单元阵列20中且耦接相同位线BL的多个存储单元之中，两个电压调整电路分别配置给在区域101中的多个存储单元以及
在区域102中的多个存储单元。由于此两电压调整电路的配置，在耦接相同位线的多个存储单元之中，在区域101的多个存储单元以及在区域102的多个存储单元可以个别地耦接地。同样地，在配置存储单元阵列21中且耦接相同位线BL的多个存储单元之中，两个电压调整电路分别配置给在区域103中的多个存储单元以及在区域104中的多个存储单元。由于此两电压调整电路的配置，在耦接相同位线的多个存储单元之中，在区域103的多个存储单元以及在区域104的多个存储单元可以个别地耦接地。在下文中，将以耦接相同位线的区域101中的两存储单元以及区域102中的两存储单元为例，来说明电压调整电路的操作。即，以在存储单元阵列20中的四个存储单元(M＝2，N＝4)做为例子。参阅图3，在区域101中的存储单元30与31耦接位线BL30以及反相位线BLB30，且在区域102中的存储单元32与33耦接位线BL30以及反相位线BLB30。存储单元30～33分别耦接连续的字线(显示于图2)。在另一实施例中，耦接存储单元30～33的字线非限定为连续的字线。在此实施例中，存储单元30～33的每一者为6T的SRAM存储单元。如图3所示，本文档来自技高网...

【技术保护点】
一种存储装置，包括：第一信号线；存储单元阵列，划分为第一区域以及第二区域，且包括在所述第一区域中的多个第一存储单元以及在所述第二区域中的多个第二存储单元，其中，所述多个第一存储单元以及所述多个第二存储单元耦接所述第一信号线，且所述多个第一存储单元与所述多个第二存储单元中的每一者具有参考节点；第一电压调整电路，用来调整所述多个第一存储单元的所述多个参考节点上的电压；以及第二电压调整电路，用来调整所述多个第二存储单元的所述多个参考节点上的电压；其中，所述多个第一存储单元的所述多个参考节点通过所述第一电压调整电路耦接地，且所述多个第二存储单元的所述多个参考节点通过所述第二电压调整电路耦接所述地；其中，所述第一电压调整电路包括：第一开关，耦接于所述多个第一存储单元的所述多个参考节点与所述接地之间，且受控于地址信号，其中，所述地址信号指示出所述存储装置正在对所述第一区域或所述第二区域进行存取操作；以及第一偏压组件，耦接所述多个第一存储单元的所述多个参考节点。

【技术特征摘要】
2012.05.02 US 61/641,709;2013.04.24 US 13/869,1711.一种存储装置，包括：第一信号线；存储单元阵列，划分为第一区域以及第二区域，且包括在所述第一区域中的多个第一存储单元以及在所述第二区域中的多个第二存储单元，其中，所述多个第一存储单元以及所述多个第二存储单元耦接所述第一信号线，且所述多个第一存储单元与所述多个第二存储单元中的每一者具有参考节点；第一电压调整电路，用来调整所述多个第一存储单元的所述多个参考节点上的电压；以及第二电压调整电路，用来调整所述多个第二存储单元的所述多个参考节点上的电压；其中，所述多个第一存储单元的所述多个参考节点通过所述第一电压调整电路耦接地，且所述多个第二存储单元的所述多个参考节点通过所述第二电压调整电路耦接所述地；其中，所述第一电压调整电路包括：第一开关，耦接于所述多个第一存储单元的所述多个参考节点与所述接地之间，且受控于地址信号，其中，所述地址信号指示出所述存储装置正在对所述第一区域或所述第二区域进行存取操作；以及第一偏压组件，耦接所述多个第一存储单元的所述多个参考节点。2.如权利要求1所述的存储装置，其特征在于，当所述存储装置正在对所述第一区域进行存取操作时，所述第二电压调整电路将所述多个第二存储单元的所述多个参考节点上的电压调整为参考电压电平，且所述参考电压电平高于所述接地的电压电平。3.如权利要求2所述的存储装置，其特征在于，当所述存储装置正在对所述第一区域进行所述存取操作时，所述第一电压调整电路将所述多个第一存储单元的所述多个参考节点上的电压调整为所述接地的电压电平。4.如权利要求1所述的存储装置，其特征在于，当所述存储装置正在对所述第一区域进行所述存取操作时，所述第一开关根据所述地址信号而导通，以将所述多个第一存储单元的所述多个参考节点上的电
\t压拉至所述接地的电压电平；以及其中，当所述存储装置正在对所述第二区域进行所述存取操作时，所述第一开关根据所述地址信号而关闭，且所述第一偏压组件将所述多个第一存储单元的所述多个参考节点上的电压拉至参考电压电平，所述参考电压电平高于所述接地的电压电平。5.如权利要求1所述的存储装置，其特征在于，所述第一开关以N型晶体管来实施。6.如权利要求1所述的存储装置，其特征在于，所述第一偏压单元以二极管来实现，且所述二极管具有耦接所述多个存储单元的所述多个参考节点的阳极以及具有耦接所述接地的阴极。7.如权利要求1所述的存储装置，其特征在于，所述第一偏压组件是以第二开关来实现，且所述第二开关耦接于所述多个存储单元的所述多个参考节点与电压源之间且受控于所述地址信号；其中，所述电压源提供具有参考电压电平的偏压电压，且所述参考电压电平高于所述接地的电压电平；其中，当所述存储装置正在对所述第一区域进行所述存取操作时，所述第一开关根据所述地址信号而导通以将所述多个第一存储单元的所述多个参考节点上的电压拉至所述接地的电压电平，且所述第二开关根据所述地址信号而关闭；以及其中，当所述存储装置正在对所述第二区域进行所述存取操作时，所述第一开关根据所述地址信号而关闭，且所述第二开关根据所述地址信号而导通以将所述多个第一存储单元的所述多个参考节点上的电压拉至所述参考电压电平。8.如权利要求1所述的存储单元，其特征在于，所述第二电压调整电路包括：第二开关，耦接...

【专利技术属性】
技术研发人员：林书玄，王嘉维，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71