半导体封装结构制造技术

本发明专利技术公开了一种半导体封装结构，可以降低封装面积。该半导体封装结构包含：第一半导体封装，该第一半导体封装包含有：第一半导体祼芯片；第一模塑料，围绕该第一半导体祼芯片；第一重分布层结构，设置在该第一模塑料的底面上，该第一半导体祼芯片耦接至该第一重分布层结构；第二重分布层结构，设置在该第一模塑料的顶面上；以及被动元件，耦接至该第二重分布层结构。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其是涉及一种具有被动元件(passive device)的半导体封装结构。
技术介绍
为了确保电子产品和通信设备的小型化和多功能性，期望半导体封装在尺寸上变小，以支持多引脚连接、高速度和高功能性。传统的半导体封装一般把被动元件放置在PCB(Printed Circuit Board，印刷电路板)上。但是，这需要PCB提供额外的区域，用于被动元件安装于其上。因此，难以降低封装尺寸。如此，期望创新的半导体封装结构。
技术实现思路
有鉴于此，本专利技术提供了一种半导体封装结构，可以降低半导体封装结构的面积。本专利技术提供了一种半导体封装结构，包含：第一半导体封装，该第一半导体封装包括：第一半导体祼芯片；第一模塑料，围绕该第一半导体祼芯片；第一重分布层结构，设置在该第一模塑料的底面上，其中，该第一半导体祼芯片耦接至该第一重分布层结构；第二重分布层结构，设置在该第一模塑料的顶面上；以及被动元件，耦接至该第二重分布层结构。其中，该第一半导体封装进一步包括：第一导电结构，设置在该第一重分布层结构的第一表面上，该第一重分布层结构的第一表面远离该第一半导体祼芯片，其中，该第一导电结构耦接至该第一重分布层结构。其中，该被动元件设置在该第二重分布层结构的第一表面上，该第二重分布层结构的第一表面远离该第一半导体祼芯片。其中，该被动元件不被该第一模塑料覆盖。其中，该第二重分布层结构通过多个第一通孔耦接至该第一重分布层结构，该多个第一通孔穿过该第一和第二重分布层结构之间的该第一模塑料。其中，该多个第一通孔围绕该第一半导体祼芯片。其中，该多个第一通孔中的每一个的两端分别相邻于该第一重分布层结构的第二表面以及该第二重分布层结构的第二表面，其中该第一重分布层结构的第二表面以及该第二重分布层结构的第二表面均相邻于该第一半导体祼芯片。其中，进一步包括：第二半导体封装，堆叠在该第一半导体封装上；其中，该第二半导体封装包括：第三重分布层结构；第二半导体祼芯片，耦接至该第三重分布层结构；以及第二模塑料，围绕该第二半导体祼芯片，并且该第二模塑料与该第三重分布层结构以及该第二半导体祼芯片均接触。其中，该第二重分布层结构设置在该第一重分布层结构和该第三重分布层结构之间。其中，该第二半导体封装进一步包括：多个第二导电结构，设置在该第三重分布层结构中远离该第二半导体祼芯片的表面上，其中，该多个第二导电结构耦接至该第三重分布层结构。其中，该多个第二导电结构围绕该被动元件。其中，该被动元件与该第二半导体封装和该第一模塑料均不接触。其中，该第二半导体封装通过该第二重分布层结构和该多个第一通孔耦接至该第一重分布层结构。其中，该第一半导体祼芯片为片上系统祼芯片，以及该第二半导体祼芯片为动态随机存取存储器祼芯片；并且，该第一半导体封装为片上系统封装，以及该第二半导体封装为动态随机存取存储器封装。本专利技术提供了一种半导体封装结构，包括：第一半导体封装；其中，该第一半导体封装包括：第一重分布层结构；第二重分布层结构，位于该第一重分布层结构上；第一模塑料，具有两个分别与该第一重分布层结构和该第二重分布层结构接触的相对表面；以及被动元件，与该第二重分布层结构接触并且不与该第一模塑料接触。其中，该第一半导体封装进一步包括：多个第一通孔，穿过该第一和第二重分布层结构之间的该第一模塑料。其中，该第一半导体封装进一步包括：第一半导体祼芯片，耦接至该第一重分布层结构；该第一模塑料以及该多个第一通孔围绕该第一半导体祼芯片。其中，该第一半导体祼芯片耦接至该第一重分布层结构中相邻于该第一半导体祼芯片的表面。其中，该被动元件与该第二重分布层结构中远离该第一半导体祼芯片的表面接触。其中，该第一半导体封装进一步包括：第一导电结构，设置在该第一重分布层结构中远离该第一半导体祼芯片的表面上，其中，该第一导电结构耦接至该第一重分布层结构。其中，该第一半导体封装进一步包括：第一导电结构，与该第一重分布层结构接触以及不与该第一模塑料接触。其中，该第一半导体封装进一步包括：第一半导体祼芯片，耦接至该第一重分布层结构，并且由该第一模塑料以及多个第一通孔围绕，其中，该多个第一通孔穿过该第一和第二重分布层结构之间的该第一模塑料。其中，该多个第一通孔耦接至该第一和第二重分布层结构。其中，进一步包括：第二半导体封装，堆叠在该第一半导体封装上；其中，该第二半导体封装包括：第三重分布层结构；第二半导体祼芯片，耦接至该第二重分布层结构；第二模塑料，围绕该第二半导体祼芯片，并且与该第三重分布层结构以及该第二半导体祼芯片接触；以及多个第二导电结构，设置在该第三重分布层结构中远离该第二半导体祼芯片的表面上，其中，该多个第二导电结构耦接至该第三重分布层结构。其中，该第二重分布层结构设置在该第一和第三重分布层结构之间。其中，该多个第二导电结构围绕该被动元件，并且该被动元件不与该第二半导体封装接触。本专利技术实施例的有益效果是：本专利技术实施例，由于被动元件集成于半导体封装中，例如耦接至半导体封装中的模塑料的顶面上的重分布层结构或者与该重分布层结构接触，从而使得被动元件可以位于模塑料之边界内而无需位于半导体封装旁(被动元件设置在半导体封装旁时，需要为其提供额外的区域，从而增加了半导体封装结构的面积)，因此能够降低半导体封装结构的面积。附图说明图1A是根据本公开一些实施例的包含半导体封装的半导体封装结构的横截面示意图。图1B是图1A的上视图，示出了半导体封装中的半导体祼芯片和被动元件
的布置。图2是根据本公开一些实施例的包含半导体封装以及堆叠于其上的另一半导体封装的半导体封装结构的横截面示意图。具体实施方式为了使本专利技术所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。在本申请说明书及权利要求当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”、“包含”为一开放式的用语，故应解释成“包括(含)但不限定于”。另外，“耦接”一词在此为包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接至该第二装置，或透过其它装置或连接手段间接地电气连接至该第二装置。本专利技术将参考特定实施例以及确定的附图进行描述，但是本专利技术不限制于该特定实施例以及确定的附图，并且本专利技术仅由权利要求所限制。描述的附图仅是原理图并且非限制。在附图中，出于说明目的以及非按比例绘制，夸大了某些元件的尺寸。附图中元件的尺寸和相对尺寸不对应本专利技术实际中的真实尺寸。图1A是根据本公开一些实施例的包含半导体封装的半导体封装结构500a的横截面示意图。在一些实施例中，该半导体封装结构500a可以为POP(Package on Package，封装上封装)半导体封装结构或者SIP(System-in-Package，系统级封装)半导体封装结构。图1B是图1A的上视图，示出了半导体封装结构500a中的半导体祼芯本文档来自技高网...

【技术保护点】
一种半导体封装结构，其特征在于，包含：第一半导体封装，该第一半导体封装包括：第一半导体祼芯片；第一模塑料，围绕该第一半导体祼芯片；第一重分布层结构，设置在该第一模塑料的底面上，其中，该第一半导体祼芯片耦接至该第一重分布层结构；第二重分布层结构，设置在该第一模塑料的顶面上；以及被动元件，耦接至该第二重分布层结构。

【技术特征摘要】
2015.03.06 US 62/129,099;2015.12.31 US 14/986,2071.一种半导体封装结构，其特征在于，包含：第一半导体封装，该第一半导体封装包括：第一半导体祼芯片；第一模塑料，围绕该第一半导体祼芯片；第一重分布层结构，设置在该第一模塑料的底面上，其中，该第一半导体祼芯片耦接至该第一重分布层结构；第二重分布层结构，设置在该第一模塑料的顶面上；以及被动元件，耦接至该第二重分布层结构。2.如权利要求1所述的半导体封装结构，其特征在于，该第一半导体封装进一步包括：第一导电结构，设置在该第一重分布层结构的第一表面上，该第一重分布层结构的第一表面远离该第一半导体祼芯片，其中，该第一导电结构耦接至该第一重分布层结构。3.如权利要求2所述的半导体封装结构，其特征在于，该被动元件设置在该第二重分布层结构的第一表面上，该第二重分布层结构的第一表面远离该第一半导体祼芯片。4.如权利要求1所述的半导体封装结构，其特征在于，该被动元件不被该第一模塑料覆盖。5.如权利要求3所述的半导体封装结构，其特征在于，该第二重分布层结构通过多个第一通孔耦接至该第一重分布层结构，该多个第一通孔穿过该第一和第二重分布层结构之间的该第一模塑料。6.如权利要求5所述的半导体封装结构，其特征在于，该多个第一通孔围绕该第一半导体祼芯片。7.如权利要求5所述的半导体封装结构，其特征在于，该多个第一通孔中的每一个的两端分别相邻于该第一重分布层结构的第二表面以及该第二重分布层结构的第二表面，其中该第一重分布层结构的第二表面以及该第二重分布层结构的第二表面均相邻于该第一半导体祼芯片。8.如权利要求5所述的半导体封装结构，其特征在于，进一步包括：第二半导体封装，堆叠在该第一半导体封装上；其中，该第二半导体封装包括：第三重分布层结构；第二半导体祼芯片，
\t耦接至该第三重分布层结构；以及第二模塑料，围绕该第二半导体祼芯片，并且该第二模塑料与该第三重分布层结构以及该第二半导体祼芯片均接触。9.如权利要求8所述的半导体封装结构，其特征在于，该第二重分布层结构设置在该第一重分布层结构和该第三重分布层结构之间。10.如权利要求8所述的半导体封装结构，其特征在于，该第二半导体封装进一步包括：多个第二导电结构，设置在该第三重分布层结构中远离该第二半导体祼芯片的表面上，其中，该多个第二导电结构耦接至该第三重分布层结构。11.如权利要求10所述的半导体封装结构，其特征在于，该多个第二导电结构围绕该被动元件。12.如权利要求8所述的半导体封装结构，其特征在于，该被动元件与该第二半导体封装和该第一模塑料均不接触。13.如权利要求8所述的半导体封装结构，其特征在于，该第二半导体封装通过该第二重分布层结构和该多个第一通孔耦接至该第一重分布层结构...

【专利技术属性】
技术研发人员：林子闳，彭逸轩，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71