车载高速数字信号运算板卡及数字信号运算方法技术

车载高速数字信号运算板卡，包括总控芯片和两片多核DSP处理器，两片多核DSP处理器分别为DSPI和DSPII；DSPI和DSPII均支持公共总线读写机制；每片多核DSP处理器均包括2对全双工Linkport接口，DSPI和DSPII之间通过Linkport总线互连通信；外部数据经Linkport总线分别传递到DSPI和DSPII；总控芯片包括共享内存，DSPI和DSPII之间以及DSPI、DSPII与总控芯片之间通过公共并行总线通信，可对共享内存进行高速流水线读写。DSP多核处理器支持公共总线的读写机制，两片多核DSP芯片通过高速并行总线与总控芯片通信，且两片DSP之间通过高速Linkport总线互联，实现两片DSP之间数据的高速、相互读取，可极大提高数字信号处理的速度。

【技术实现步骤摘要】

本专利技术属于数字信号处理
，涉及一种高速数字信号运算板卡及数字信号运算方法。
技术介绍
数字信号处理技术发展的趋势是如何实现对复杂系统大量数据的高速、稳定处理。以铁路电气控制系统为例，特别是在牵引变流控制系统、电力控制系统和网络控制系统中，由于系统集成度高，往往需要大量的复杂数据运算处理。在很多实时控制系统中，数据处理的速度在很大程度上会影响控制器的输出延时，进而影响到控制器的性能指标。对实时性要求越高的控制系统，对运算板卡运算效率的要求也就越高。在数字信号运算板卡处理器的选择方面，应用较多的是DSP处理器。以铁路电气控制系统为例，其中西门子公司采用了DSP56002，主频100MHz；庞巴迪公司采用了DSP56302，主频100MHz；阿尔斯通公司采用了ADI 21062，主频160MHz。申请号为201410007494.6的专利技术专利公开了一种基于多核DSP的通用数字信号处理板卡，板卡包括两片多核DSP芯片，一片FPGA主控核心，两片多核DSP通过高速串行总线连接到两片多核DSP芯片，两片DSP芯片之间通过高速串行总线通信，每片DSP连接可扩展的外部存储器。这种结构虽然实现了多DSP芯片的协同工作，可以一定程度上提高数字信号的处理速度，但由于DSP与主控核心之间、两片DSP之间均通过串行总线通信，且DSP需接外部存储器，这种结构限制了数据的传输速度，也限制了DSP之间数据互访的速度，一定程度上限制了数字信号的处理速度。
技术实现思路
本专利技术的目的在于提供一种数字信号运算板卡，实现复杂数据的快速、高效的运算处理：满足复杂控制系统对数据高速运算处理的要求。本专利技术的技术方案为：高速数字信号运算板卡，包括供电电路、总控芯片和两片多核DSP处理器，总控芯片通过高速CPCI总线与上位机通信，总控芯片通过低速I2C总线与外部低速设备通信；供电电路为运算板卡供电，两片多核DSP处理器分别为DSPI和DSPII；二者均支持公共总线读写机制。两片多核DSP和总控芯片三者之间通过本地高速并行公共总线互联，其中一片DSP可以通过公共总线实时访问另一片DSP的片上内存，且可通过公共总线实时访问总控芯片的片上内存。每片多核DSP处理器均包括2对全双工Linkport高速接口，DSPI和DSPII之间通过Linkport总线互连通信，完成DSPI和DSPII间的高速数据传输和片内存储区的互访问；外部数据经Linkport总线分别传递到DSPI和DSPII；总控芯片包括共享内存，DSPI和DSPII通过公共并行总线与总控芯片通信，可对共享内存进行高速流水线读写；还包括监控电路和时钟管理电路，监控电路分别与DSPI、DSPII、总控芯片相连，监控电路包括看门狗监控电路；时钟管理电路分别为总控芯片、DSPI和DSPII提供时钟配置信号。优选的是：还包括电子标签，记录高速数字信号运算板卡的硬件配置信息及软件配置信息。优选的是：还包括铝制散热板，散热板一侧为铝制散热片，另一侧与车载高速数字信号运算板卡相接，车载高速数字信号处理板卡的安装侧设置有两个导热硅垫；导热硅垫的位置与两片多核DSP处理器的位置相对应。数字信号运算的方法，包括以下步骤：依次启动两片多核DSP处理器，DSPI和DSPII；DSPI和DSPII均启动成功后，开放总控芯片中的共享内存；待处理数据可拆分成两部分分别传递到DSPI和DSPII，DSPI和DSPII可根据要求对数据进行并行运算处理；DSPI和DSPII将处理后的数据进行整合处理，双DSP处理器协同工作，可有效降低数据的处理时间。优选的是：启动两片多核DSP处理器的方法为：关闭开门狗监控电路，总控芯片向DSPI下载程序；DSPI启动成功后，向总控芯片返回启动状态信号；总控芯片收到DSPI反馈的启动状态信号后，向DSPII下载程序，DSPII启动成功后，向总控芯片返回启动状态信号；使能看门狗电路。优选的是：DSPI和DSPII处理后的数据进行整合处理的方法为：设定DSPI或DSPII执行数据数据整合处理指令，DSPI和DSPII处理后的数据均传递到总控芯片的共享内存，执行数据整合处理指令的多核DSP处理器调用总控芯片共享内存中的数据，对数据进行整合处理。优选的是：DSPI和DSPII处理后的数据进行整合处理的方法为：设定DSPI执行数据数据整合处理指令，DSPI访问DSPII内部存储器，调用DSPII处理后的数据，执行数据整合指令。优选的是：两片多核DSP启动前，总控芯片读取电子标签中的硬件配置信息及软件配置信息，时钟管理电路根据配置信息配置时钟信号。本专利技术与现有技术相比具有以下优点：采用双处理器架构，双处理器可协同运算，运算执行效率高，运算延时小。本专利技术所采用的DSP多核处理器支持公共总线的读写机制，两片多核DSP芯片通过高速并行总线与总控芯片通信，每片DSP可通过公共总线实时访问对方的片内存储区，可实现DSP中间变量的相互访问，且两片DSP之间通过高速Linkport总线互联，实现两片DSP之间数据的高速、相互读取，数据共享，极大的提高数字信号处理的速度。总控芯片设有高速CPCI接口和低速I2C接口，通过高速CPCI接口连接至上位机，上位机可通过高速CPCI总线与双DSP之间进行高速的数据传输，并且可通过高速总线对两片DSP启动程序进行更新。DSP在正常启动的情况下，才能操作对高速总线的读取，避免在DSP错误配置的情况下对CPCI总线的误操作。数字信号运算板卡对外采用高速Linkport总线，外部板卡可通过Linkport总线和每片DSP之间进行高速数据传输，传输速率最高可达2Gbits每秒，可极大的缩短系统的传输延时，提高控制系统的可控性。可通过时钟管理电路配置板卡的时钟信息，实现板卡工作频率的灵活配置。附图说明图1为本专利技术结构示意图。图2为数字信号运算板卡启动流程图。图3为散热板结构示意图。图4为助拔器结构示意图。其中，1-散热片，2-散热板，3-螺栓孔，4-凸台，5-基板，6-插针，7-扳动板具体实施方式以下结合附图对本专利技术的具体实施方式进行进一步的描述。实施例1如图1所示，车载高速数字信号运算板卡，用于列车控制系统的高速数据处理。包括供电电路、总控芯片和两片多核DSP处理器，总控芯片通过高速CPCI总线与上位机通信，通过I2C接口与外部低速设备通信。供电电路为运算板卡的各个部分供电，两片多核DSP处理器分别为DSPI和DSPII，二者均支持公共总线读写机制，例如，支持公共总线读写机制的DSP包括TigerSharc系列DSP，Sharc系列的部分DSP，本实施例以TigerSharc系列的TS203S为例，来描述高速数字信号运算板卡的结构组成及数字信号处理方法。每片TS203SDSP处理器均具有两个独立的运算核心，处理器外围设置有2个独立的全双
工Linkport接口、内部设置有4Mbits的双口RAM，芯片内部含有128bits宽度的高速总线。DSPI和DSPII之间通过Linkport总线互连通信，完成DSPI和DSPII间的高速数据传输，单通道单方向的传输速度可以达到2Gbits每秒；两片DSP之间支持内存互访。DSPI的内核可以读取DSPII的片内双口RAM，另外的一个本文档来自技高网...

【技术保护点】
车载高速数字信号运算板卡，包括供电电路、总控芯片和两片多核DSP处理器，总控芯片与上位机通信及外部低速设备通信，供电电路为运算板卡供电，两片多核DSP处理器分别为DSPI和DSPII；其特征在于：DSPI和DSPII均支持公共总线读写机制；每片多核DSP处理器均包括2对全双工Linkport接口，DSPI和DSPII之间通过Linkport总线互连通信，完成DSPI和DSPII间的数据传输和片内存储区的互访问；外部数据经Linkport总线分别传递到DSPI和DSPII；所述总控芯片包括共享内存，DSPI和DSPII之间以及DSPI、DSPII与总控芯片之间通过公共并行总线通信，可对共享内存进行高速流水线读写；还包括监控电路和时钟管理电路，所述监控电路分别与DSPI、DSPII、总控芯片相连，所述监控电路包括看门狗监控电路；所述时钟管理电路分别为总控芯片、DSPI和DSPII提供时钟配置信号。

【技术特征摘要】
1.车载高速数字信号运算板卡，包括供电电路、总控芯片和两片多核DSP处理器，总控芯片与上位机通信及外部低速设备通信，供电电路为运算板卡供电，两片多核DSP处理器分别为DSPI和DSPII；其特征在于：DSPI和DSPII均支持公共总线读写机制；每片多核DSP处理器均包括2对全双工Linkport接口，DSPI和DSPII之间通过Linkport总线互连通信，完成DSPI和DSPII间的数据传输和片内存储区的互访问；外部数据经Linkport总线分别传递到DSPI和DSPII；所述总控芯片包括共享内存，DSPI和DSPII之间以及DSPI、DSPII与总控芯片之间通过公共并行总线通信，可对共享内存进行高速流水线读写；还包括监控电路和时钟管理电路，所述监控电路分别与DSPI、DSPII、总控芯片相连，所述监控电路包括看门狗监控电路；所述时钟管理电路分别为总控芯片、DSPI和DSPII提供时钟配置信号。2.如权利要求1所述的车载高速数字信号运算板卡，其特征在于：还包括电子标签，记录所述高速数字信号运算板卡的硬件配置信息及软件配置信息。3.如权利要求1所述的车载高速数字信号运算板卡，其特征在于：还包括铝制散热板，所述散热板一侧为铝制散热片，另一侧与车载高速数字信号运算板卡相接，车载高速数字信号处理板卡的安装侧设置有两个导热硅垫；所述导热硅垫的位置与两片多核DSP处理器的位置相对应。4.采用权利要求1或2所述的车载高速数字信号运算板卡进行数字信号运算的方法，其特征在于...

【专利技术属性】
技术研发人员：孙国斌，李震，
申请(专利权)人：中车青岛四方车辆研究所有限公司，
类型：发明
国别省市：山东;37