用于驱动数据线的拉动器件制造技术

本发明专利技术的实施例涉及一种电路，包括第一数据线、第二数据线、第一拉动器件、第二拉动器件、第三拉动器件和第四拉动器件。第一拉动器件被配置为：响应于第一控制信号而被激活或无效；以及被配置为：当第一拉动器件被激活时，基于第二数据线处的第二信号，将第一数据线处的第一信号拉向第一电压的电压电平。第二拉动器件被配置为：响应于第二控制信号而被激活或无效；以及被配置为：当第二拉动器件被激活时，基于在第一数据线处的第一信号，将第二数据线处的第二信号拉向第一电压的电压电平。

【技术实现步骤摘要】

本专利技术的实施例涉及半导体领域，更具体地，涉及驱动数据线的拉动器件。
技术介绍
静态随机存取存储器(SRAM)是一种使用双稳态锁存电路来存储数据的半导体存储器。SRAM可以用于保留数据，但是从传统意义上来讲，鉴于当存储器掉电时，数据最终会丢失，它仍不稳定。SRAM电路包括多个SRAM存储单元。有几种类型的SRAM存储单元，例如，6晶体管(6T)SRAM或双端口8晶体管(8T)SRAM。通常，SRAM存储单元中的至少两个晶体管被对应的控制线控制，控制线也被称为“字线”并且被用作开关以选择性地将SRAM存储单元的双稳态锁存电路与两个数据线耦合，这两个数据线也被称为“位线”和“位线条(bit line bar，也可称为反相位线)”或“位线”和“互补位线”。当通过对应的数据线将数据写入存储单元时，在某些情形下，当对应的字线使选定的存储单元的开关在要被写入的数据施加至数据线前闭合时，发生虚拟读取。结果，先前存储在选定的存储单元中的数据被传送至对应的数据线，并且在某些情况下，写入驱动器需要改写或翻转数据线的逻辑值，以便成功地执行写入操作。当SRAM电路被设计为在低电源电压下工作时，该SRAM存储单元的写入裕度和可操作的速度受到多方面因素的影响，包括写入操作期间数据线上重写逻辑值的能力受到虚拟读取的影响。
技术实现思路
本专利技术的实施例提供一种电路，包括：第一数据线；第二数据线；第一拉动器件，耦合至所述第一数据线和第一电压，所述第一拉动器件被配置为：响应于第一控制信号而被激活或无效；和，当所述第一拉动器件被
激活时，基于所述第二数据线处的第二信号，将所述第一数据线处的第一信号拉向所述第一电压的电压电平；第二拉动器件，耦合至所述第二数据线和所述第一电压，所述第二拉动器件被配置为：响应于第二控制信号而被激活或无效；和，当所述第二拉动器件被激活时，基于所述第一数据线处的第一信号，将所述第二数据线处的第二信号拉向所述第一电压的电压电平；第三拉动器件，耦合至所述第一数据线和第二电压，所述第三拉动器件被配置为：基于所述第一控制信号，将所述第一数据线处的第一信号拉向所述第二电压的电压电平；以及第四拉动器件，耦合至所述第二数据线和所述第二电压，所述第四拉动器件被配置为：基于所述第二控制信号，将所述第二数据线处的第二信号拉向所述第二电压的电压电平。本专利技术的实施例还提供一种电路，包括：第一数据线；第二数据线；第一电压节点，被配置为承载第一电压；第二电压节点，被配置为承载第二电压；控制电路；第一晶体管和第二晶体管，串联耦合在所述第一电压节点与所述第一数据线之间；第三晶体管和第四晶体管，串联耦合在所述第一电压节点与所述第二数据线之间；第五晶体管，耦合在所述第二电压节点与所述第一数据线之间，所述第五晶体管的栅极耦合于所述控制电路；以及第六晶体管，耦合在所述第二电压节点与所述第二数据线之间，所述第六晶体管的栅极耦合于所述控制电路。本专利技术的实施例还提供一种驱动第一数据线和第二数据线的方法，所述方法包括：将所述第一数据线和所述第二数据线充电至预定的电压电平；响应于第一写入数据信号、第二写入数据信号以及一个或多个写入控制信号或列选择信号，激活第一拉动器件和第二拉动器件中的一个拉动器件，并且使所述第一拉动器件和所述第二拉动器件中的另一个拉动器件无效，所述第一拉动器件位于所述第一数据线与被配置为承载第一电压的第一电压节点之间，并且所述第二拉动器件位于所述第二数据线与所述第一电压节点之间；将所述第一数据线和所述第二数据线中的与被激活的拉动器件对应的数据线处的信号拉动至所述第一电压的电压电平；以及将所述第一数据线和所述第二数据线中的与无效的拉动器件对应的另一数据线处的信号拉动至第二电压的电压电平。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的各个方面。值得注意的是，根据工业中的标准实践，多种部件没有被按比例绘制。实际上，为了讨论清楚，多种部件的尺寸可以被任意增加或减少。图1是根据一个或多个实施例的存储电路的示意图。图2是根据一个或多个实施例的可用于图1的存储电路中示例性列驱动电路的一部分的示意图。图3A是根据一个或多个实施例的在没有发生虚拟读取的情况下执行写入操作时的图1和图2中的多种信号的时序图。图3B是根据一个或多个实施例的在发生虚拟读取的情况下执行写入操作时的图1和图2中的多种信号的时序图。图4是根据一个或多个实施例的可用于图1的存储电路另一示例性列驱动电路的一部分的示意图。图5是根据一个或多个实施例的可用于图2或图4的列驱动电路的另一示例性控制电路的示意图。图6是根据一个或多个实施例的可用于图1的存储电路的另一示例性列驱动电路的一部分的示意图。图7是根据一个或多个实施例的可用于图1的存储电路的另一示例性列驱动电路的一部分的示意图。图8是根据一个或多个实施例的可用于图6或图7的列驱动电路的另一示例性控制电路的示意图。图9是根据一些实施例的操作列驱动电路的方法的流程图。图10A是根据一些实施例的基于图2的列驱动电路实施的列驱动电路的示例性布局设计的一部分的布局图。图10B是根据一些实施例的基于图2的列驱动电路实施的列驱动电路的另一示例性布局设计的一部分的布局图。图11A是根据一些实施例的基于图4的列驱动电路实施的列驱动电路的示例性布局设计的一部分的布局图。图11B是根据一些实施例的基于图4的列驱动电路实施的列驱动电路的另一示例性布局设计的一部分的布局图。具体实施方式以下公开内容提供了许多不同实施例或实例，用于实现本专利技术的不同特征。以下将描述组件和布置的特定实例以简化本专利技术。当然，这些仅是实例并且不意欲限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本专利技术可以在多个实例中重复参考标号和/或字符。这种重复是为了实现简化和清楚，但是其本身不指示所讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以便描述如图所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位之外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。器件可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对关系描述符可同样地作相应地解释。根据本专利技术的一些实施例，与一对数据线(特别是位线和互补位线)对应的列驱动电路的两个拉动器件(pulling device，)具有交叉耦合的配置。基于写入操作期间要被写入的数据，拉动器件中的一个无效以避免或最小化列驱动电路将逻辑值施加至数据线时发生的电流对抗。在一些实施例中，这两个拉动器件也用作数据线的多种控制信号和电压摆幅之间的电平转换器。图1是根据一个或多个实施例的存储电路100的示意图。已简化存储电路来深化对本专利技术的理解。本领域的普通技术人员可以理解，在一些实施例中，变更的或附加的电组件可以与存储电路100结合使用。存储电路100是SRAM电路，该SRAM电路包括：SRAM存储单元阵列110；通过多条字线WL[0:M]与SRAM存储本文档来自技高网...

【技术保护点】
一种电路，包括：第一数据线；第二数据线；第一拉动器件，耦合至所述第一数据线和第一电压，所述第一拉动器件被配置为：响应于第一控制信号而被激活或无效；和当所述第一拉动器件被激活时，基于所述第二数据线处的第二信号，将所述第一数据线处的第一信号拉向所述第一电压的电压电平；第二拉动器件，耦合至所述第二数据线和所述第一电压，所述第二拉动器件被配置为：响应于第二控制信号而被激活或无效；和当所述第二拉动器件被激活时，基于所述第一数据线处的第一信号，将所述第二数据线处的第二信号拉向所述第一电压的电压电平；第三拉动器件，耦合至所述第一数据线和第二电压，所述第三拉动器件被配置为：基于所述第一控制信号，将所述第一数据线处的第一信号拉向所述第二电压的电压电平；以及第四拉动器件，耦合至所述第二数据线和所述第二电压，所述第四拉动器件被配置为：基于所述第二控制信号，将所述第二数据线处的第二信号拉向所述第二电压的电压电平。

【技术特征摘要】
2015.02.13 US 62/116,006;2015.10.22 US 14/920,2091.一种电路，包括：第一数据线；第二数据线；第一拉动器件，耦合至所述第一数据线和第一电压，所述第一拉动器件被配置为：响应于第一控制信号而被激活或无效；和当所述第一拉动器件被激活时，基于所述第二数据线处的第二信号，将所述第一数据线处的第一信号拉向所述第一电压的电压电平；第二拉动器件，耦合至所述第二数据线和所述第一电压，所述第二拉动器件被配置为：响应于第二控制信号而被激活或无效；和当所述第二拉动器件被激活时，基于所述第一数据线处的第一信号，将所述第二数据线处的第二信号拉向所述第一电压的电压电平；第三拉动器件，耦合至所述第一数据线和第二电压，所述第三拉动器件被配置为：基于所述第一控制信号，将所述第一数据线处的第一信号拉向所述第二电压的电压电平；以及第四拉动器件，耦合至所述第二数据线和所述第二电压，所述第四拉动器件被配置为：基于所述第二控制信号，将所述第二数据线处的第二信号拉向所述第二电压的电压电平。2.根据权利要求1所述的电路，还包括：控制电路，被配置为：至少基于写入控制信号和第一写入数据信号，生成所述第一控制信号；以及至少基于所述写入控制信号和第二写入数据信号，生成所述第二控制信号。3.根据权利要求2所述的电路，其中，所述控制电路被配置为生成所述第一控制信号和所述第二控制信号，从而使得所述第一控制信号或所述第二控制信号的第一电压摆幅不同于从所述第一电压的电压电平至所述第二电压的电压电平的第二电压摆幅。4.根据权利要求2所述的电路，其中，所述控制电路还被配置为：基于列选择信号，生成所述第一控制信号；以及基于所述列选择信号，生成所述第二控制信号。5.根据权利要求2所述的电路，其中，所述控制电路包括两个或非门；...

【专利技术属性】
技术研发人员：杨皓义，黄家恩，李政宏，林耕庆，杨荣平，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71