具有改进的分辨率的时间-数字转换器(TDC)制造技术

技术编号:13545314 阅读:35 留言:0更新日期:2016-08-18 10:28
本发明专利技术涉及具有改进的分辨率的时间‑数字转换器(TDC)。本发明专利技术描述一种具有小于一个反相器延迟的精细分辨率的时间‑数字转换器TDC。在一示范性设计中,所述TDC包括第一和第二延迟路径、延迟部件和相位计算单元。所述第一延迟路径接收第一输入信号和第一参考信号且提供第一输出。所述第二延迟路径接收第二输入信号和第二参考信号且提供第二输出。所述延迟部件相对于所述第一输入信号延迟所述第二输入信号或相对于所述第一参考信号延迟所述第二参考信号,例如,延迟一半反相器延迟。所述相位计算单元接收所述第一和第二输出且提供所述输入信号与所述参考信号之间的相位差。可执行校准以获得所述第一和第二延迟路径的精确定时。

【技术实现步骤摘要】
201610181845

【技术保护点】
一种设备,其包含:第一延迟路径,其经配置以接收第一输入信号和第一参考信号,且提供指示所述第一输入信号与所述第一参考信号之间的相位差的第一输出;第二延迟路径,其经配置以接收第二输入信号和第二参考信号,且提供指示所述第二输入信号与所述第二参考信号之间的相位差的第二输出;以及延迟部件,其经配置以分别相对于所述第一输入信号和所述第一参考信号中的一者将由所述第二输入信号和所述第二参考信号组成的群组中的一者延迟一半反相器延迟。

【技术特征摘要】
2009.03.30 US 61/164,816;2009.05.06 US 12/436,2651.一种设备,其包含:第一延迟路径,其经配置以接收第一输入信号和第一参考信号,且提供指示所述第一输入信号与所述第一参考信号之间的相位差的第一输出;第二延迟路径,其经配置以接收第二输入信号和第二参考信号,且提供指示所述第二输入信号与所述第二参考信号之间的相位差的第二输出;以及延迟部件,其经配置以分别相对于所述第一输入信号和所述第一参考信号中的一者将由所述第二输入信号和所述第二参考信号组成的群组中的一者延迟一半反相器延迟。2.根据权利要求1所述的设备,其中所述延迟部件经配置以接收所述第一参考信号且提供延迟的第一参考信号作为所述第二参考信号,且其中所述第二延迟路径经配置以接收所述第一输入信号作为所述第二输入信号。3.根据权利要求1所述的设备,其中所述延迟部件经配置以接收所述第一输入信号且提供延迟的第一输入信号作为所述第二输入信号,且其中所述第二延迟路径经配置以接收所述第一参考信号作为所述第二参考信号。4.根据权利要求1所述的设备,其中所述延迟部件经配置以接收参考信号,提供延迟第一量的所述参考信号作为所述第一参考信号,且提供延迟第二量的所述参考信号作为所述第二参考信号。5.根据权利要求1所述的设备,其中所述延迟部件经配置以相对于所述第一参考信号将所述第二参考信号延迟一半反相器延迟。6.根据权利要求1所述的设备,其中所述延迟部件包含第一延迟块,其经配置以为所述第一输入信号或所述第一参考信号提供固定延迟,且为所述第二输入信号或所述第二参考信号提供可变延迟。7.根据权利要求6所述的设备,其中所述延迟部件进一步包含第二延迟块,其耦合到所述第一延迟块,且经配置以为所述第一输入信号或所述第一参考信号提供可变延迟,且为所述第二输入信号或所述第二参考信号提供固定延迟。8.根据权利要求1所述的设备,其中所述延迟部件包含并联耦合的多个延迟单元,每一延迟单元包含第一信号路径和第二信号路径,其中所述多个延迟单元的第一信号路径提供相等延迟,其中所述多个延迟单元的第二信号路径提供不同延迟,且其中所述多个延迟单元中的一者经选择以相对于所述第一输入信号延迟所述第二输入信号或相对于所述第一参考信号延迟所述第二参考信号。9.根据权利要求1所述的设备,其中所述第一延迟路径包含第一组反相器,其串联耦合且经配置以接收所述第一输入信号,以及一组触发器,其耦合到所述第一组反相器且经配置以接收所述第一参考信号并提供用于所述第一输出的一组输出信号。10.根据权利要求9所述的设备,其中所述第一延迟路径进一步包含第二组反相器,其串联耦合且经配置以接收经反相的第一输入信号,且其中所述组触发器进一步耦合到所述第二组反相器,每一触发器从所述第一和第二组反相器接收相应的差分输入信号。11.根据权利要求1所述的设备,其进一步包含:相位计算单元,其经配置以从所述第一和第二延迟路径接收所述第一和第二输出且提供输入信号与参考信号之间的相位差,其中所述第一和第二输入信号是基于所述输入信号而导出,且其中所述第一和第二参考信号是基于所述参考信号而导出。12.根据权利要求11所述的设备,其中来自所述第一和第二延迟路径的所述第一和第二输出具有为一个反相器延迟的分辨率,且其中来自所述相位计算单元的所述相位差具有小于一个反相器延迟的分辨率。13.一种设备,其包含:数字锁相回路DPLL,其包含时间-数字转换器TDC,其经配置以接收输入信号和参考信号且提供所述输入信号与所述参考信号之间的相位差,以及回路滤波器,其经配置以接收基于来自所述TDC的所述相位差而导出的误差信号,且提...

【专利技术属性】
技术研发人员:凯文·H·王萨鲁·帕拉库尔特伊弗雷德里克·博苏
申请(专利权)人:高通股份有限公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1