本发明专利技术公开了一种垂直型三维存储器元件及其制造方法，该存储器元件包括存储器单元的一区块，存储器单元包括多个水平有源线的一叠层以及多个垂直切面，这些水平有源线例如是反及(NAND)串行通道线，垂直切面是被水平有源线所穿过并环绕水平有源线，以提供一环绕式栅极结构。一存储器薄膜是沉积于叠层中的水平有源线与垂直切面之间。本发明专利技术还提供一三维、水平通道、环绕式栅极NAND闪存。一种用以制造一存储器的方法涉及一支撑工艺。支撑工艺能够形成水平通道与环绕式栅极结构。
【技术实现步骤摘要】
本专利技术是有关于一种高密度集成电路元件。特别是，本专利技术的实施例是提供一种制造方法以及一种高密度元件的结构。
技术介绍
由于集成电路中元件的临界尺寸缩小至通用存储器单元技术的限制，设计者已发展出叠层存储器单元的多个平面的技术，以实现更大的储存容量，并且实现较低的位成本。举例来说，Lai等人(“A Multi-Layer StackableThin-Film Transistor(TFT)NAND-Type Flash Memory，”IEEE Int′l ElectronDevices Meeting，11-13Dec.2006)以及Jung等人(“Three DimensionallyStacked NAND Flash Memory Technology Using Stacking Single Crystal SiLayers on ILD and TANOS Structure for Beyond 30nm Node，”IEEE Int′lElectron Devices Meeting，11-13Dec.2006)揭露薄膜晶体管技术被应用于电荷捕捉式存储器技术。在某些布置中，三维存储器元件包括多个棱线形的叠层，此叠层的半导体材料的多个条带是经由绝缘材料所分隔。举例来说，此半导体材料的条带是反及(NAND，以下以NAND称之)串行型的存储器单元的水平通道。包括三维垂直栅(3DVG，以下以3DVG称之)结构功能的一配置被描述于下面的图1。参照于2013年8月6日所颁布的US专利编号第8,503,213号，其标题为「Memory Architecture of 3D Array with Alternating MemoryString Orientation and String Select Structures」，专利技术人为Shih-Hung Chen与Hang-Ting Lue。另一结构被描述于Katsumata等人(“Pipe-shaped BiCS Flash Memorywith 16Stacked Layers and Multi-Level-Cell Operation for Ultra High DensityStorage Devices，”2009Symposium on VLSI Technology Digest of TechnicalPapers，2009)，提供电荷捕捉式存储器技术中NAND单元的垂直通道。描
述于Katsumata等人的结构包括一垂直通道、一水平栅极NAND，利用硅-氧-氮-氧-硅(SONOS，以下以SONOS称之)电荷捕捉式技术来创造于各个栅极/垂直通道界面间的储存位置。此存储器结构是以布置为NAND栅极的垂直通道的半导体材料的圆柱为基础，在相邻基板处具有一较低的选择栅极，在顶部具有一较高的选择栅极。多个水平字线是利用与圆柱相交的平面字线层而形成，于每一层形成一垂直通道与环绕式栅极(Gate-All-Around，GAA，以下以GAA称之)单元。在其它实施例中，垂直通道(或NAND位线)可设置于垂直型NAND串行配置的条带之间。例如，参照于2013年1月29日颁布(申请于2011年1月19日)的US专利编号第8,363,476号，其标题为「Memory Device，Manufacturing Method And Operating Method Of The Same」，专利技术人为Hang-Ting Lue与Shi-Hung Chen，其揭露内容是作为本专利技术的参考，如同本文所完全阐述。已进行一些技术以改善三维阵列的结构以及制造其的工艺，例如，于2013年7月03日申请的US专利申请号第13/935,375号所揭露的内容，其标题为「Damascene Conductor for a 3D Device」，专利技术人为Chia-Jung Chiu与Guanru Lee；以及于2013年9月17日申请的US专利申请号第14/029,305号所揭露的内容，其标题为「Conductor with a Plurality of Vertical Extensionsfor a 3D Device」，专利技术人为Yen-Hao Shih与Hang-Ting Lue；其揭露内容是作为本专利技术的参考，如同本文所完全阐述。高深宽比沟槽中(例如于3DVG结构、垂直型NAND结构以及其它高密度结构中所使用)，包括在棱线之间的垂直圆柱的导电线的形成可能需要复杂的图案化技术。利用沟槽技术形成的似棱线叠层可非常窄。然而，似棱线叠层在制造过程期间可能会弯曲或摆动(wiggle)。这些问题和其它与高密度叠层的形成有关的问题会使产量减少。因此，希望能提供可于复杂的三维结构中使用的存储器单元技术以及用以读取存储器单元的字线与位线的形成的技术。
技术实现思路
本专利技术是描述一种存储器元件，包括存储器单元的一区块，存储器单
元包括多个水平有源线的一叠层、多个垂直切面以及一存储器薄膜。垂直切面是被水平有源线所穿过并环绕水平有源线；存储器薄膜是在叠层中的水平有源线与垂直切面之间。本专利技术是描述一介电电荷捕捉存储器单元，其可在用于这些单元的三维NAND阵列的区块结构中实现。存储器单元可包括一水平通道线、环绕水平通道线的一介电电荷捕捉结构以及环绕多层的介电电荷捕捉结构与水平通道线的一垂直式环绕式栅极结构。本专利技术是描述一种用以制造一存储器的方法。此方法涉及一支撑工艺，且在任何特定次序下可包括下述步骤：(1)形成多个牺牲层与多个有源层交替的一叠层层，有源层可为形成于阵列当中的存储器单元中用作通道线使用的导体材料；(2)形成一第一孔洞阵列，第一孔洞阵列是延伸通过叠层层，以形成多个图案化的有源层，第一孔洞阵列中的多个孔洞是以行与列的方式排列，第一孔洞阵列可为决定形成于阵列当中的存储器单元中的通道长度的一项因素；(3)除去暴露于第一孔洞阵列的孔洞中的牺牲层的部份材料使一支柱阵列形成，支柱阵列延伸于图案化的有源层之间，支柱阵列以及图案化的有源层的组合提供一支撑结构；(4)以一存储器薄膜内衬(lining)于支撑结构中至少部分的图案化的有源层，存储器薄膜可为用于形成于阵列中的存储器单元的一多层的介电电荷储存结构。(5)在所述的内衬步骤之后，以一有源材料填充支撑结构，有源材料可为一掺杂半导体或其它用于形成于阵列中的存储器单元的字线所使用的导电材料；以及(6)形成一第二孔洞阵列，第二孔洞阵列是与第一孔洞阵列偏离，以切断第一孔洞阵列的孔洞之间被内衬的图案化的有源层在一字线方向上的多个延伸部分，以形成在一第一方向上延伸的衬里式(lined)的多个水平有源线，并使有源材料分隔为多个垂直切面，垂直切面是被衬里式的水平有源线所穿过。水平有源线可为用于形成于阵列中的存储器单元的水平通道(或NAND串行位线)。有源材料的垂直切面可为GAA字线，其环绕水
平有源线。水平通道、GAA闪存单元的一三维阵列可使用本文所描述的工艺所制成。更普遍地，是描述一种用于制造任何类型的一分层式集成电路结构的方法，包括形成包括一牺牲层于多个有源层之间的一叠层，并形成多个延伸通过叠层的孔洞，多个孔洞形成图案化的有本文档来自技高网...
【技术保护点】
一种存储器元件，包括：多个水平有源线的一叠层；多个垂直切面，这些垂直切面是被这些水平有源线穿过并环绕这些水平有源线；以及一存储器薄膜，在该叠层中的这些水平有源线与这些垂直切面之间。
【技术特征摘要】
2014.11.19 US 14/548,2521.一种存储器元件，包括：多个水平有源线的一叠层；多个垂直切面，这些垂直切面是被这些水平有源线穿过并环绕这些水平有源线；以及一存储器薄膜，在该叠层中的这些水平有源线与这些垂直切面之间。2.根据权利要求1所述的存储器元件，包括多个支柱(posts)，这些支柱垂直延伸于该叠层中的这些水平有源线之间。3.根据权利要求1所述的存储器元件，其中这些水平有源线包括多个半导体通道线，这些垂直切面包括多个导电字线，这些导电字线环绕这些水平有源线。4.根据权利要求1所述的存储器元件，其中该存储器薄膜包括一多层的介电电荷捕捉结构，这些水平有源线包括一半导体，这些垂直切面包括一导电材料。5.根据权利要求1所述的存储器元件，其中这些水平有源线的至少一者具有与同一叠层中的这些水平有源线的至少另一者在一垂直维度方向上不同的一厚度。6.根据权利要求1所述的存储器元件，其中这些水平有源线具有波状起伏(undulating)状的相对侧边。7.根据权利要求1所述的存储器元件，其中这些水平有源线为硅，该存储器薄膜包括一多层的介电电荷捕捉结构。8.根据权利要求1所述的存储器元件，其中这些水平有源线具有圆化(rounded)的表面，这些水平有源线是穿过这些垂直切面。9.一种存储器元件，包括：一水平通道线；一介电电荷捕捉结构，环绕该水平通道线；以及一栅极，环绕于该介电电荷捕捉结构与该水平通道线。10.根据权利要求9所述的存储器元件，其中该水平通道线具有一圆化的表面，该水平通道线是被该介电电荷捕捉结构所环绕。11.一种存储器元件，包括：水平通道及垂直型环绕式栅极(gate-all-around)闪存单元的一三维(3D)区块。12.根据权利要求11所述的存储器元件，其中该三维区块包括：多个水平反及(NAND)位线条带的一叠层；多个字线垂直切面，这些字线垂直切面是被这些水平反及位线条带穿过并环绕这些水平反及位线条带；以及一介电电荷捕捉结构，在该叠层中的这些水平反及位线条带与这些字线垂直切面之间。13.根据权利要求12所述的存储器元件，包括多个支柱，这些支柱垂直延伸于该叠层中的这些水平反及位线条带之间。14.根据权利要求12所述的存储器元件，其中这些水平反及位线条带的至少一者具有与同一叠层中的这些水平反及位线条带的至少另一者在一垂直维度方向上不同的一厚度。15.根据权利要求12所述的存储器元件，其中这些水平反及位线条带为硅。16.根据权利要求12所述的存储器元件，其中这些水平反及位线条带具有圆化的表面，这些水平反及...
【专利技术属性】
技术研发人员：洪士平，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。