芯片封装制造技术

本发明专利技术提供了一种芯片封装，该芯片封装包括：封装在模塑料中的第一裸芯片；含芯片安装面的板；位于该第一裸芯片的活性表面上的重新布线层(RDL)结构，且该RDL结构位于该第一裸芯片和该芯片安装面之间；以及嵌入在该模塑料中的分立器件，该分立器件位于靠近该第一裸芯片的侧边缘的位置上。通过嵌入一分立器件至芯片封装中，当靠近裸芯片的IR降发生时，该分立器件能够快速地补偿非期望的IR降，从而防止裸芯片受到影响。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种芯片封装，该芯片封装包括：封装在模塑料中的第一裸芯片；含芯片安装面的板；位于该第一裸芯片的活性表面上的重新布线层(RDL)结构，且该RDL结构位于该第一裸芯片和该芯片安装面之间；以及嵌入在该模塑料中的分立器件，该分立器件位于靠近该第一裸芯片的侧边缘的位置上。通过嵌入一分立器件至芯片封装中，当靠近裸芯片的IR降发生时，该分立器件能够快速地补偿非期望的IR降，从而防止裸芯片受到影响。【专利说明】芯片封装
本专利技术涉及一种芯片封装，更特别地，涉及一种改进的集成电路(IntegratedCircuit，IC)芯片封装，该芯片封装具有嵌入式的分立器件，能够减少芯片上的电阻压降(IR drop)ο
技术介绍
集成电路器件通常包括被容纳在(ishoused in)封装内的IC芯片(chip)或裸芯片(die)。所述IC芯片通常包括利用已知的制造技术在半导体的薄晶圆(wafer)上，由光刻图案(lithographicalIy patterning)导电及绝缘材料制成的电路。该封装支持并保护所述IC芯片，且提供所述电路与外部电路板之间的电连接。举例来说，一些已知的封装类型用来容纳IC芯片，如球栅阵列(ball grid array，BGA)、针栅阵列(pin grid arrays，PGA)、塑封引线芯片载体(plastic leaded chip carrier，PLCC)、塑封扁平封装(plastic quadflat pack)以及其它。球栅阵列(BGA)封装是本领域中熟知的一项技术。通过使用BGA封装背面上呈阵列排列的导电球(凸块(bump))，而不是使用引线框架，将BGA封装结合至安装板(mountingboard)，其中，导电球(凸块)作为外部端子。由于半导体封装的整个背面可以用于连接到该板(board)，因此，可以显著增加输入/输出焊垫的数量。为了支持更高功能，引脚数量显著增加。IC芯片封装中的其中一种类型是“倒装芯片”(flip chip)，此类型的“倒装芯片”不需要任何焊线(wire bond)。将晶圆切成各芯片单元(dice)之后，“倒装芯片”被倒置地安装在封装基板上，该封装基板包括匹配到相关外部电路的接触点和连接。焊料回流以接合芯片和基板的触点(contact)。然后，倒装芯片通常会经历填充过程(under fill process)和覆盖裸芯片侧面的封装过程。随着系统的复杂度和操作速度增加，集成电路的功率消耗(powerconsumpt1n)显著增加。此外，随着超大规模集成电路(Very Large Scale Integrat1n,VLSI)技术不可避免的扩展，IC供给电压持续下降。降低标称供给电压会伴随着降低器件噪声边缘，致使元件更易受电源噪声的影响。由于如今的电源分布系统中固有的频率依赖分布式寄生，该噪声包括动态的交流(Alternating Current ,AC)电压波动和直流(Direct Current，DC)电阻压降(即IR降)。在微电子系统中，系统的IR降可以被预算为三部分:芯片上、封装和板。由于芯片上电网(on-die power grid)的精细特征尺寸，芯片上的电阻损耗严重，因此，芯片上的IR降已被广泛研究。通常，为了降低芯片上的IR降，在集成电路裸芯片的金属互连中形成金属-绝缘体-金属(metal-1nsulator-metal，MIM)电容。然而，为了维持足够的电容，芯片上M頂电容的尺寸不会随着IC尺寸的减小而缩小(shrink)。因此，芯片上电容所占据的芯片面积的比例逐渐增大，从而转化为成本增加。
技术实现思路
有鉴于此，本专利技术的目的之一在于提供一种改进的芯片封装，该芯片封装具有嵌入式的分立器件，能够降低芯片上的IR降。根据本专利技术的一方面，芯片封装包括:封装在模塑料中的第一裸芯片;位于第一裸芯片的活性表面上的重新布线层结构；以及嵌入在模塑料中的分立器件，该分立器件设置在靠近该第一裸芯片的侧边缘的位置中。根据一实施例，该芯片封装还可以包括一含芯片安装面的板，且该重新布线层结构位于该第一裸芯片和该板的芯片安装面之间。在一些实施例中，该分立器件为分立无源器件、分立有源器件或其组合，以减小芯片上的IR降。根据一实施例，该芯片封装还包括第二裸芯片。该第一裸芯片和该第二裸芯片并排排列，且均封装在该模塑料中。该重新布线层结构也设置在该第二裸芯片的活性表面上。根据一实施例，该第一裸芯片和该第二裸芯片之间的边缘到边缘距离等于或大于1000微米。根据一实施例，该分立器件具有一表面，该分立器件的该表面与该第一裸芯片的该活性表面实质上齐平，该重新布线层结构也直接设置在该分立器件的该表面上。根据本专利技术的另一方面，芯片封装包括:封装在模塑料中的第一裸芯片;位于该第一裸芯片的活性表面上的重新布线层结构；以及嵌入在该重新布线层结构中的分立器件。根据一实施例，该芯片封装还可以包括一含芯片安装面的板，且该重新布线层结构位于该第一裸芯片和该板的芯片安装面之间。在一些实施例中，该分立器件为分立无源器件、分立有源器件或其组合，以减小芯片上的IR降。根据本专利技术的再一方面，芯片封装包括:半导体裸芯片;位于该半导体裸芯片的活性表面上的重新布线层结构；以及嵌入在该重新布线层结构中的分立器件。根据一实施例，该芯片封装还可以包括一含芯片安装面的板，且该重新布线层结构位于该第一裸芯片和该板的芯片安装面之间。在一些实施例中，该分立器件为分立无源器件、分立有源器件或其组合，以减小芯片上的IR降。在上述芯片封装中，通过嵌入一分立器件至芯片封装中，从而，当靠近裸芯片的IR降发生时，该分立器件能够快速地补偿非期望的IR降，避免裸芯片受到影响。【附图说明】被包括的附图用以提供对本专利技术的进一步理解，以及，被并入且构成本说明书的一部分。附图与描述一起用于说明本专利技术的实施例，有助于解释本专利技术的原理。在附图中:图1根据本专利技术一示例性实施例示出了一种芯片封装的横截面示意图；图2是根据本专利技术另一示例性实施例示出的一种芯片封装的横截面示意图；图3是根据本专利技术又一示例性实施例示出的一种芯片封装的横截面示意图；图4是根据本专利技术再一示例性实施例示出的一种FC-BGA封装的横截面示意图。【具体实施方式】以下描述为本专利技术实施的较佳实施例。以下实施例仅用来例举阐释本专利技术的技术特征，并非用来限制本专利技术的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求书并不以名称的差异来作为区别元件的方式，而是以元件在功能上的差异来作为区别的基准。本专利技术中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“親接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。在本专利技术实施例的以下详细描述中，参考了附图进行说明，其中，附图构成本专利技术实施例的本文档来自技高网...

【技术保护点】
一种芯片封装，其特征在于，包括：第一裸芯片，封装在模塑料中；重新布线层结构，位于该第一裸芯片的活性表面上；以及分立器件，嵌入在该模塑料中，且位于靠近该第一裸芯片的侧边缘的位置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：张伯豪，张峻玮，李锦智，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71