一种掉电记忆电控板制造技术

本发明专利技术涉及电路技术领域，尤其是一种掉电记忆电控板，包括中央处理器、上拉电阻、限流电阻、二极管、泄放电阻和储能电容，所述中央处理器包括电源引脚、接地引脚和输入/输出接口，所述电源引脚与第一电源连接，所述接地引脚与第一电源地连接，所述上拉电阻一端与输入/输出接口连接，另一端与第一节点连接，所述限流电阻一端与第二电源连接，另一端与第一节点连接，所述二极管正极与第一节点连接，负极与第二节点连接，所述泄放电阻与储能电容并联后的一端与第二节点连接，另一端与第二电源地连接，从而有效的解决现有的掉电记忆电路中的EEPROM芯片在长时间使用或者反复掉电时容易损害、且使用成本较高。

【技术实现步骤摘要】

本专利技术涉及电路
，尤其是一种一种掉电记忆电控板。
技术介绍
掉电记忆功能即产品在非正常情况下失去电源，则电控板应记下此为非正常操作，下次电源来电后，针对部分负载不要立即启动，要产生延时保护。此功能主要是保护相关负载，防止在非正常情况下，电源的反复掉电和上电，对于不可以在短时间内进行反复启动和停止的负载的一种保护。传统的掉电记忆功能的实现方法是：在电路的设计中增加EEPROM芯片，在机器的状态更改后，CPU均会把产品的状态存储到EEPROM芯片中，若产品电源掉电，CPU会去EEPROM芯片中读取数据，CPU会根据此数据来延时启动相应的负载，由于EEPROM芯片在长时间使用或者反复掉电时容易损害、且使用成本较高，不仅容易导致掉电记忆功能的丧失，而且大大增加了生产成本。
技术实现思路
本专利技术要解决的技术问题是：现有的掉电记忆电路中的EEPROM芯片在长时间使用或者反复掉电时容易损害、且使用成本较高的问题，本专利技术提供了一种掉电记忆电控板来解决上述问题。本专利技术解决其技术问题所采用的技术方案是：提供了一种掉电记忆电控板，包括中央处理器，所述中央处理器包括电源引脚、接地引脚和输入/输出接口，所述电源引脚与第一电源连接，所述接地引脚与第一电源地连接；上拉电阻，所述上拉电阻一端与输入/输出接口连接，另一端与第一节点连接；限流电阻，所述限流电阻一端与第二电源连接，另一端与第一节点连接；二极管，所述二极管正极与第一节点连接，负极与第二节点连接；泄放电阻和储能电容，所述泄放电阻与储能电容并联后的一端与第二节点连接，另一端与第二电源地连接。具体地，所述中央处理器为单片机，节约成本。具体地，所述储能电容为电解电容。作为优选，所述电容的容量为不小于10微法,且耐压值为不小于2倍的第二电源电压，保证电容不被击穿，且保证放电时间减慢，确保计算时间的准确性。作为优选，所述上拉电阻的阻值为不小于10千欧。作为优选，所述泄放电阻的阻值为不小于1兆欧。作为优选，所述第一电源和第二电源电压为5VDC，所述限流电阻的阻值为100千欧，所述上拉电阻的阻值为2千欧，所述泄放电阻的阻值为10兆欧，所述储能电容的容量为100微法、耐压值为10V。本专利技术的有益效果是：本专利技术提供的一种掉电记忆电控板，实现起来较为方便，电路简单，容易实现，由于电阻、电容及二极管组成的电路能耗小，且成本低，稳定性强，能够有效的保证掉电记忆电路的安全稳定运行，减少了故障率，提高了用户的使用舒适度，降低了维护成本。附图说明下面结合附图和实施例对本专利技术进一步说明。图1是本专利技术一种掉电记忆电控板的结构示意图；图中：U1为单片机；Vcc1为电源引脚或第一电源；END1为接地引脚或第一电源地；Vcc2为第二电源；END2为第二电源地；R1为限流电阻；R2为上拉电阻；R3为泄放电阻；D1为二极管；C1为储能电容；b为第一节点；a为第二节点。具体实施方式现在结合附图对本专利技术作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本专利技术的基本结构，因此其仅显示与本专利技术有关的构成。在本专利技术的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。如图1所示，一种掉电记忆电控板，包括单片机U1，其中单片机U1包括电源引脚Vcc1、接地引脚END1和输入/输出接口即I/O接口，电源引脚Vcc1与第一电源Vcc1连接，所述接地引脚END1与第一电源地END1连接；上拉电阻R2一端与I/O接口连接，另一端与第一节点b连接；限流电阻R1与第二电源Vcc2连接，另一端与第一节点b连接；二极管D1正极与第一节点b连接，负极与第二节点a连接；泄放电阻R3与储能电容C1并联后的一端与第二节点a连接，另一端与第二电源地GND2连接。作为优选，储能电容C1为电解电容。作为优选，上拉电阻的阻值为10千欧、15千欧、20千欧或25千欧。作为优选，泄放电阻的阻值为1兆欧、5兆欧、10兆欧或15兆欧。其具体实现方式如下：如图1所示，单片机U1负责采集信号并对各种信号进行处理，Vcc1为电源电压，给整个电路系统进行供电，在此选以5VDC为例，GND1为电源地，与第一电源Vcc1形成电源回路系统；限流电阻R1在此电路中阻值应较大，限制充电的时间，在此选择为100千欧；上拉电阻R2在此选择阻值为2千欧；利用二极管D1的正向性防止电流从第二节点a流向第一节点b；泄放电阻R3限制充电和放电的时间，在此选择为10兆欧；储能电容C1正极与第二节点a相连，负极与第二电源地GND2相连，在第二电源Vcc2供电时电容储存能量，在电源即第一电源Vcc1和第二电源Vcc2掉电后释放能量，在此选择100uf/10V的电解电容。在电源正常供电的情况下，第二电源Vcc2通过R1和D1给储能电容C1进行充电,则第二节点a的电压为Va＝Vcc1×R3/(R1+R3)，若以上述的实例数值计算，则第二节点a电压为Va＝5V×10MΩ/(100KΩ+10MΩ)＝4.99V，则接近电源电压，第二节点a的电压即第一节点b的电压，则Vb＝Va＝4.99V，则单片机采集到I/O口的电压为4.99V，即为电源电压，则储能电容C1端的电压也为4.99V。若电源电压断掉以后，储能电容C1通过泄放电阻R3进行放电(受二极管D1控制使电流不可以从a流向b)，设放电的时间为t，则Vt＝V0+(V1-V0)×[1-exp(-t/RC)]其中，Vt为t时间时储能电容C1两端的电压，V0为储能电容C1开始放电时的电压V0＝4.99V＝5V，V1为储能电容C1最终放电所放到的电压值，依照此电路V1＝0，R和C分别为泄放电阻R3和储能电容C1的阻值和容值，因此，上述计算式简化为：Vt＝5+(-5)×[1-exp(-t/RC)]则上述R和C确定后，就可以计算出时间t和储能电容C1之间的电压Vt的关系，单片机通过检测储能电容C1上的端电压Vt，从而计算出储能电容C1的放电时间，通过此时间，单片机会本文档来自技高网...

【技术保护点】
一种掉电记忆电控板，其特征在于：包括中央处理器，所述中央处理器包括电源引脚、接地引脚和输入/输出接口，所述电源引脚与第一电源连接，所述接地引脚与第一电源地连接；上拉电阻，所述上拉电阻一端与输入/输出接口连接，另一端与第一节点连接；限流电阻，所述限流电阻一端与第二电源连接，另一端与第一节点连接；二极管，所述二极管正极与第一节点连接，负极与第二节点连接；泄放电阻和储能电容，所述泄放电阻与储能电容并联后的一端与第二节点连接，另一端与第二电源地连接。

【技术特征摘要】
1.一种掉电记忆电控板，其特征在于：包括
中央处理器，所述中央处理器包括电源引脚、接地引脚和输入/输出接口，
所述电源引脚与第一电源连接，所述接地引脚与第一电源地连接；
上拉电阻，所述上拉电阻一端与输入/输出接口连接，另一端与第一节点连
接；
限流电阻，所述限流电阻一端与第二电源连接，另一端与第一节点连接；
二极管，所述二极管正极与第一节点连接，负极与第二节点连接；
泄放电阻和储能电容，所述泄放电阻与储能电容并联后的一端与第二节点
连接，另一端与第二电源地连接。
2.如权利要求1所述的一种掉电记忆电控板，其特征在于：所述中央处理
器为单片机。
3.如权利要求1所述的一种掉电记忆电控板，其特征在...

【专利技术属性】
技术研发人员：刘清良，
申请(专利权)人：江苏友奥电器有限公司，
类型：发明
国别省市：江苏;32