一种快速选取高速serdes预加重参数的方法技术

本发明专利技术揭示了一种快速选取serdes预加重参数的方法，首先将一台测试设备和高速serdes通过光模块对接，调节光模块和高速serdes接收端的参数设定，将待调预加重参数的高速serdes和调好的高速serdes通过光模块对接，确定预加重参数的取值范围，在取值范围内依次选取一组参数配置到待调高速serdes，然后使能待调高速serdes发送伪随机二进制序列报文，在已调高速serdes的接收端做伪随机二进制序列检查，如果通过检查，则记录下该组预加重参数，否则不记录，直至所有的预加重参数都扫描一遍，所有伪随机二进制序列检查通过的预加重参数都被记录下来，在所有伪随机二进制序列检查通过的参数中选取最中间一组为最佳的预加重参数。本发明专利技术有效消除高速电信号在信道传输时产生的衰减和串扰。

【技术实现步骤摘要】

本专利技术涉及网路通信
，尤其是涉及一种快速选取高速serdes预加重参数的方法。
技术介绍
目前，高性能交换机都广泛运用了高速串并/并串转换器(英文称：serdes)，高速serdes从芯片的管脚出来之后要经过一段印制电路板(英文简称PCB)铜线连接到光模块或铜缆，这一段PCB走线会造成信号衰减和串扰，信号速率越高，衰减和串扰越严重，如何保证serdes出来的高速信号经过PCB走线之后仍然有很好的信号质量，是高速serdes应用中一个日趋挑战的难题。现有技术中，为了消除部分或全部由PCB走路造成的衰减和串扰，一个有效的办法是在serdes信号发出来之前先进行预加重均衡，预加重系数则决定了信号补偿效果，如果预加重系数完全匹配信道衰减，接收端可以收到最佳质量的信号。如果是铜缆线传输，根据IEEE802.3ap标准，可以在发送端和接收端根据一定的算法训练出一套相对最优的预加重参数。实际上大部分的应用场景都是接光模块，在这种应用情况下，目前还没有一个有效的办法来产生相对最佳的预加重系数，一般都采用手工调试的办法，即配置不同的预加重系数后在PCB走线的终点看眼图效果，一直调到眼图效果最佳的那组参数则为相对最优的参数。但由于一个芯片一般有很多的serdes，每一个serdes的PCB走线都各不相同，并且当芯片换了另外一个应用，其各个serdes的走线又完全不同了，即信号衰减和串扰的情况又不r>相同了，依靠手工调试耗时耗力，效率低下，而且看眼图效果需要很昂贵的示波器，需要高成本来调试预加重参数。
技术实现思路
本专利技术的目的在于克服现有技术的缺陷，提供一种快速选取高速serdes预加重参数的方法。为实现上述目的，本专利技术提出如下技术方案：一种快速选取高速serdes预加重参数的方法，包括如下步骤：步骤一、备一台标准测试设备，将所述测试设备和高速串并/并串转换器通过光模块对接，调节光模块和高速串并/并串转换器接收端的参数设定；步骤二、将待调预加重参数的高速串并/并串转换器和步骤一调好的高速串并/并串转换器通过光模块对接，确定预加重参数的取值范围，在取值范围内依次选取一组参数配置到待调高速串并/并串转换器，然后使能待调高速串并/并串转换器发送伪随机二进制序列(英文简称PRBS)报文，在已调高速串并/并串转换器的接收端做伪随机二进制序列检查，如果通过检查，则记录下该组预加重参数，否则不记录，直至所有的预加重参数都扫描一遍，则所有伪随机二进制序列检查通过的预加重参数都被记录下来，在所有伪随机二进制序列检查通过的参数中选取最中间一组为最佳的预加重参数。优选地，所述标准测试设备可为IXIA测试仪，或XENA测试仪。优选地，所述参数设定包括信号幅度，判决反馈均衡器阶数及参数，数据时钟恢复参数等。优选地，所述调节光模块和高速串并/并串转换器接收端的参数设定满足在高速串并/并串转换器的接收端看到的眼图质量最好，并且长时间收包没有循环冗余检查错误。优选地，在调试接收高速串并/并串转换器时，所述测试设备通过一光模块单向输入参数与高速串并/并串转换器。优选地，在调试发送高速串并/并串转换器时，高速串并/并串转换器发送伪随机二进制序列报文的方式为循环式发送，分别通过专用集成电路芯片(英文简称ASICCHIP)、发送方向串并/并串转换器(英文简称：TXHSS)、发送方向光模块(英文简称：TXopticalmodule)、接收方向光模块(英文简称：RXopticalmodule)、接收方向串并/并串转换器(英文简称：RXHSS)。优选地，所述发送方向光模块、接收方向光模块之间通过光纤连接。优选地，所述发送方向串并/并串转换器和发送方向光模块之间的传输采用铜制PCB走线传输，所述接收方向光模块和接收方向串并/并串转换器之间的传输采用铜制PCB走线传输。本专利技术的有益效果是：本专利技术针对高速serdes连接光模块时，提供一种快速有效的办法选取serdes的预加重参数，从而有效消除高速电信号在信道传输时产生的衰减和串扰。附图说明图1是本专利技术调试接收Serdes的工作框图；图2是本专利技术调试发送Serdes的工作框图。具体实施方式下面将结合本专利技术的附图，对本专利技术实施例的技术方案进行清楚、完整的描述。结合图1和图2所示，本专利技术所揭示的，一种快速选取高速serdes预加重参数的方法，包括如下步骤：步骤一、备一台标准测试设备，将所述测试设备和高速串并/并串转换器通过光模块对接，调节光模块和高速串并/并串转换器接收端的参数设定。步骤二、将待调预加重参数的高速串并/并串转换器和步骤一调好的高速串并/并串转换器通过光模块对接，确定预加重参数的取值范围，在取值范围内依次选取一组参数配置到待调高速串并/并串转换器，然后使能待调高速串并/并串转换器发送伪随机二进制序列(简称PRBS)报文，在已调高速串并/并串转换器的接收端做伪随机二进制序列检查，如果通过检查，则记录下该组预加重参数，否则不记录，直至所有的预加重参数都扫描一遍，则所有伪随机二进制序列检查通过的预加重参数都被记录下来，在所有伪随机二进制序列检查通过的参数中选取最中间一组为最佳的预加重参数。进一步说，所述标准测试设备可为IXIA测试仪，或XENA测试仪；所述参数设定包括信号幅度，判决反馈均衡器(简称DFE)阶数及参数，数据时钟恢复(简称CDR)参数等；所述调节光模块和高速串并/并串转换器接收端的参数设定满足在高速串并/并串转换器的接收端看到的眼图质量最好，并且长时间收包没有循环冗余检查(简称CRC)错误。请再次参阅图1，在调试接收高速串并/并串转换器时，所述测试设备通过一光模块单向输入参数与高速串并/并串转换器。前再次参阅图2，在调试发送高速串并/并串转换器时，高速串并/并串转换器发送伪随机二进制序列(简称PRBS)报文的方式为循环式发送，分别通过专用集成电路芯片(英文简称ASICCHIP)、发送方向串并/并串转换器(英文简称：TXHSS)、发送方向光模块(英文简称：TXopticalmodule)、接收方向光模块(英文简称：RXopticalmodule)、接收方向串并/并串转换器(英文简称：RXHSS)；TXopticalmodule、RXopticalmodule之间通过光纤连接；TXHSS和TXo本文档来自技高网...

【技术保护点】
一种快速选取高速serdes预加重参数的方法，其特征在于：包括如下步骤：步骤一、备一台标准测试设备，将所述测试设备和高速串并/并串转换器通过光模块对接，调节光模块和高速串并/并串转换器接收端的参数设定；步骤二、将待调预加重参数的高速串并/并串转换器和步骤一调好的高速串并/并串转换器通过光模块对接，确定预加重参数的取值范围，在取值范围内依次选取一组参数配置到待调高速串并/并串转换器，然后使能待调高速串并/并串转换器发送伪随机二进制序列报文，在已调高速串并/并串转换器的接收端做伪随机二进制序列检查，如果通过检查，则记录下该组预加重参数，否则不记录，直至所有的预加重参数都扫描一遍，则所有伪随机二进制序列检查通过的预加重参数都被记录下来，在所有伪随机二进制序列检查通过的参数中选取最中间一组为最佳的预加重参数。

【技术特征摘要】
1.一种快速选取高速serdes预加重参数的方法，其特征在于：包括如下
步骤：
步骤一、备一台标准测试设备，将所述测试设备和高速串并/并串转换器
通过光模块对接，调节光模块和高速串并/并串转换器接收端的参数设定；
步骤二、将待调预加重参数的高速串并/并串转换器和步骤一调好的高速
串并/并串转换器通过光模块对接，确定预加重参数的取值范围，在取值范
围内依次选取一组参数配置到待调高速串并/并串转换器，然后使能待调高
速串并/并串转换器发送伪随机二进制序列报文，在已调高速串并/并串转换
器的接收端做伪随机二进制序列检查，如果通过检查，则记录下该组预加
重参数，否则不记录，直至所有的预加重参数都扫描一遍，则所有伪随机
二进制序列检查通过的预加重参数都被记录下来，在所有伪随机二进制序
列检查通过的参数中选取最中间一组为最佳的预加重参数。
2.根据权利要求1所述的快速选取高速serdes预加重参数的方法，其特
征在于，所述标准测试设备可为IXIA测试仪，或XENA测试仪。
3.根据权利要求1所述的快速选取高速serdes预加重参数的方法，其特
征在于，所述参数设定包括信号幅度，判决反馈均衡器阶数及参数，数据
时钟恢复参数。
4.根据权利要求1所述的快速选...

【专利技术属性】
技术研发人员：许俊，段光生，
申请(专利权)人：盛科网络苏州有限公司，
类型：发明
国别省市：江苏;32