一种航天电子产品内部总线制造技术

本发明专利技术提供了一种航天电子产品内部总线，用于一个主模块和多个从模块之间的信息交互，总线信号包括：测试信号、系统信号、数字I/O信号、辅助功能信号、电源信号、时钟同步信号，总线时序分为使用等待的主模块操作周期和不使用等待的主模块操作周期两种类型，每种类型又分为读和写两种时序。本发明专利技术所提供的总线，针对航天电子产品、具有较强通用性和兼容性、有利于提高模块互联信号质量和工作可靠性。

【技术实现步骤摘要】
一种航天电子产品内部总线
本专利技术涉及航天电子产品领域，更具体的说，涉及一种航天电子产品内部互联总线。
技术介绍
目前，航天电子产品的类型多样、用途广泛、工作特点比较繁杂，不同研发厂、所开发的产品也随之各不相同，产品内模块互联方式更是五花八门。仅从物理结构上，就有书页式、插板式、层叠式、刀片式等多种组合方式，因而模块间信号互联的方式也是各有千秋，没有一个通用性强、可兼容大多数产品的互联总线规范。随着航天科技的逐步发展和航天领域市场化机制的引入，航天电子产品的研制由原有的任务分配定制型逐渐向通用化、货架式产品选用型转变。另外，随着电子产品整个行业的不断进步，电路的集成度提高带来了产品性能的大幅提升：工作频率越来越高、数据吞吐能力显著上升。在这样的前提下，现有的航天电子产品内部互联方式开始显得力不从心，经常出现连接过于复杂导致可生产性不高、反复定义导致同类模块不可通用、走线无规范兼顾不了高低频信号和模数信号的同时连接等等问题。国内部分相关厂、所已开始逐渐意识到这样的问题，在此方面进行了一定的先期研究工作，主要致力于将PCI、PXI、VPX等通用总线技术引入到军用加固计算机中，已获得了一定的成果。但由于航天电子产品相比军用加固计算机存在功能模块划分方式不同、模数混合和控制运算混合等特殊情况，难于利用上述通用计算机总线技术，暂时没有比较合适的现成技术方案。另外，由于上述总线涉及的控制芯片多为工业级，军用级很少，也很大程度上限制了这些技术在航天电子产品中应用。针对这样的现状和产品特点，要实现航天电子产品内部模块互联的通用化、规范化，无法直接引入已有技术，只能针对航天电子产品自身特点通过专门制定一套自定义的航天产品通用互联总线定义及规范，以此来达到目的。
技术实现思路
针对上述现有技术中的问题，本专利技术的目的在于提供一种航天电子产品内部总线，针对航天电子产品、具有较强通用性和兼容性、有利于提高模块互联信号质量和工作可靠性的内部互联总线，本专利技术将其命名为AECI总线(AeroaspaceEmbeddedComponentInterconnectionBUS)，以此来改变无合适的总线技术的现状，促进航天电子产品行业更快向通用化、货架式发展。为达到上述目的，本专利技术所采用的技术方案如下：一种航天电子产品内部总线，用于一个主模块和多个从模块之间的信息交互，总线信号包括：测试信号、系统信号、数字I/O信号、辅助功能信号、电源信号、时钟同步信号，总线时序分为使用等待的主模块操作周期和不使用等待的主模块操作周期两种类型，每种类型又分为读和写两种时序。除测试信号外，其余信号均至少占用两个信号点，形成冗余设计。总线物理层采用线簧孔电连接器。所述测试信号包括一个调试用串口和12个离散测试信号，其中6个测试信号可复用为标准外部JTAG信号。所述系统信号包括4路中断信号、4路模块片选信号、7路常用控制信号、地址信号和数据信号。所述7路常用控制信号包括：主模块复位信号，由外部输入、从模块复位信号，由主模块给出、读信号，由主模块给出、写信号，由主模块给出、WAIT信号，由从模块给出，总线操作周期延长、DIR信号，由主模块给出，数据流方向指示，高为流入主模块，低为流出主模块、ALE，由主模块给出，地址锁存信号，根据从模块时序需求可裁剪。所述数字I/O信号包括24路离散数字量、4路串行差分对，当设计使用的串行信号为非差分时，仅使用差分对中的+端。所述辅助功能信号主要是指使用辅助电源供电的功能信号，以模拟量居多，包括16路辅助信号输入和8路辅助信号输出。所述电源信号分两种，一种为数字电源信号，另一种为辅助电源信号，电压值根据不同需求来设置。所述时钟同步信号分为两种，分别为SYSCLK和IOCLK，SYSCLK为系统同步时钟，用于整机系统时序同步，IOCLK为I/O功能接口同步时钟，由主模块给出，作为从模块相应功能接口的同步时钟。与现有技术相比，本专利技术具有如下的有益效果：1)、提供了插板式、层叠式、刀片式等多种物理结构下的连接器选择方案，适用范围广、通用性良好，连接器为线簧型，连接可靠性极高；2)、规定了基于AECI总线构建的航天电子产品模块分布和主从关系，提供了多个从模块的配置结构，且规定了遵从该总线规范设计的模块的命名方式，产品模块规范化程度高、重用性高；3)、划分了6类总线信号，6类总线信号涵盖了航天电子产品中使用广泛的供电、并行、串行、数字I/O、模拟等多种信号，提供了一套完整的模块间访问控制握手信号，并预留了一套可灵活定义的测试信号。该总线覆盖常用航天电子产品的需求，可广泛应用；4)、对6类总线信号在连接器上的分布给出了明确定义，其中除测试用途外的信号全部进行了双点冗余设计，应用可靠性高；5)、规定了AECI总线基本时序，提供了使用等待和不使用等待两种模式，分别给出了明确的时序要求，且预留了足够时序裕量，可执行性强、安全性高；6)、规定了AECI总线信号电气要求，采用TTL电平，兼容CMOS电平，均为常见电平，泛用性强。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：图1是本专利技术遵从AECI总线标准对模块进行命名的规范；图2为本专利技术AECI总线标准规定的使用等待的主模块写操作周期应满足的信号时序；图3为本专利技术AECI总线标准规定的不使用等待的主模块读操作周期应满足的信号时序；图4为本专利技术AECI总线标准规定的不使用等待的主模块写操作周期应满足的信号时序；图5为本专利技术AECI总线标准规定的使用等待的主模块读操作周期应满足的信号时序；图6为应用本专利技术AECI总线的嵌入式计算机组成框图。具体实施方式下面结合具体实施例对本专利技术进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本专利技术，但不以任何形式限制本专利技术。应当指出的是，对本领域的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干变形和改进。这些都属于本专利技术的保护范围。本专利技术所提供的AECI总线如下：1)系统构成规范AECI总线规定的嵌入式计算机中有且仅能有一个主模块，由其控制AECI总线上的信息交互。AECI总线标准配置支持多个从模块。2)模块设计规范物理层推荐使用HMM276系列的276芯线簧孔电连接器，该系列提供插板式和刀片式均可使用的插头插座子系列和层叠式可使用的串联子系列。除测试信号外，其余信号均至少占用两个信号点，形成冗余设计。对应的模块尺寸推荐为GJB2355中的F2和F3标准尺寸。模块命名应遵从AECI总线标准模块命名规范，按照图1示范进行规范命名。3)信号设计规范a)测试信号AECI总线定义的测试信号包括一个调试用串口(RS232)和12个离散测试信号(用途可自定义，其中7到12可复用为标准外部JTAG信号)。b)系统信号AECI总线定义的系统信号包括4路中断信号、4路模块片选信号、7路常用控制信号、地址信号(寻址位宽20位)和数据信号(数据位宽16位)。7路常用控制信号包括：主模块复位信号(外部输入)；从模块复位信号(主模块给出)；读信号(主模块给出)；写信号(主模块给出)；WAIT信号(从模块给出，总线操作周期延长)；DIR信号(主模块给出，数据流方向指示，高为流入主模块，低为流出主模块)；ALE本文档来自技高网...

【技术保护点】
一种航天电子产品内部总线，用于一个主模块和多个从模块之间的信息交互，其特征在于，总线信号包括：测试信号、系统信号、数字I/O信号、辅助功能信号、电源信号、时钟同步信号，总线时序分为使用等待的主模块操作周期和不使用等待的主模块操作周期两种类型，每种类型又分为读和写两种时序。

【技术特征摘要】
1.一种航天电子产品内部总线，用于一个主模块和多个从模块之间的信息交互，其特征在于，总线信号包括：测试信号、系统信号、数字I/O信号、辅助功能信号、电源信号、时钟同步信号，总线时序分为使用等待的主模块操作周期和不使用等待的主模块操作周期两种类型，每种类型又分为读和写两种时序；针对四类操作时序，总线标准规定不使用等待的主模块读操作周期应满足的时序参数如下：总线标准规定不使用等待的主模块写操作周期应满足的时序参数如下：总线标准规定使用等待的主模块读操作周期应满足的时序参数如下：总线标准规定使用等待的主模块写操作周期应满足的时序参数如下：2.根据权利要求1所述的航天电子产品内部总线，其特征在于，除测试信号外，其余信号均至少占用两个信号点，形成冗余设计。3.根据权利要求1所述的航天电子产品内部总线，其特征在于，总线物理层采用线簧孔电连接器。4.根据权利要求1所述的航天电子产品内部总线，其特征在于，所述测试信号包括12个离散测试信号，其中6个测试信号可复用为标准外部JTAG信号。5.根据权利要求1所述的航天电子产品内部总线，其特征在于，所述系统信号包括4路中断信号、4路模块片选信号、7路常用控制信号、地址信号和数据信号。6.根据权利要求5所述的航天电子产...

【专利技术属性】
技术研发人员：陆国强，闫朝文，
申请(专利权)人：中国电子科技集团公司第三十二研究所，
类型：发明
国别省市：上海;31