一种基于UVM的FPGA通用可配置UART协议的验证方法技术

本发明专利技术涉及一种基于UVM的FPGA通用可配置UART协议的验证方法，该验证方法利用UVM验证平台结构和验证思想完成UART协议验证的整体框架；设置一个UART配置类，封装了UART协议全部参数信息，并通过UVM提供的config_db机制，将UART协议参数信息发送给驱动器、监视器和记分板等平台相关部件。顶层实例化时，用户只需要根据待测UART的协议要求，设置相应的波特率、数据位、停止位、校验方式等参数信息，便可以实现一个通用的参数可配置的UART协议FPGA验证平台。本发明专利技术的优点是：高效、通用。FPGA设计工程师或验证工程师只需在顶层设置相应的UART参数，即可自动生成符合要求的测试用例，不需再重新开发验证环境，大大提高了验证效率。

【技术实现步骤摘要】

【技术保护点】
一种基于UVM的FPGA通用可配置UART协议的验证方法，其特征在于：包括以下步骤：1)构建UVM验证平台用System Verilog及UVM类库构建UVM验证平台；所述UVM验证平台包括UART验证环境和记分板以及UART配置模块；所述UART验证环境内封装有第一代理器和第二代理器；所述第一代理器内封装了第一监视器、激励产生器、驱动器；所述第二代理器内封装了第二监视器；2)定义UART_config类，构成URAT配置模块在UART_config类中封装UART协议所需的参数变量信息，构成URAT配置模块；所述参数变量信息包括波特率、数据位数、停止位数、是否校验、校验类型；3)运行URAT...

【技术特征摘要】

【专利技术属性】
技术研发人员：习建博，夏际金，骆传慧，邓庆勇，朱鹏，
申请(专利权)人：中国电子科技集团公司第三十八研究所，
类型：发明
国别省市：安徽;34