阵列基板的制作方法及制得的阵列基板技术

本发明专利技术提供一种阵列基板的制作方法及制得的阵列基板，通过在第一钝化层上形成包覆第一通孔的导电连接层，从而在后续的平坦层的退火过程中，由于平坦层与第一通孔处的源/漏极之间设有导电连接层，不能够相接触，因此不会发生反应，有利于提高阵列基板的电学性能，实现信号导通；同时该方法工艺简单，生产良率极高。本发明专利技术制得的阵列基板，信号传导畅通，具有良好的电学性能。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种阵列基板的制作方法及制得的阵列基板。
技术介绍
随着显示技术的发展，液晶显示器(LiquidCrystalDisplay，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlightmodule)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。通常液晶显示面板由彩膜(CF，ColorFilter)基板、薄膜晶体管(TFT，ThinFilmTransistor)阵列基板、夹于彩膜基板与薄膜晶体管阵列基板之间的液晶(LC，LiquidCrystal)及密封胶框(Sealant)组成。图1为现有的一种阵列基板的制作方法的示意图，该阵列基板的制作方法包括如下步骤：步骤1、提供一衬底基板100，在所述衬底基板100上依次形成栅极(未图示)、栅极绝缘层200、有源层(未图示)、及源/漏极300；步骤2、在所述源/漏极300及栅极绝缘层200上形成第一钝化层400，并对该第一钝化层400进行图形化处理，得到位于第一钝化层400上的第一过孔410；步骤3、在所述第一钝化层400上形成平坦层500，并对该平坦层500进行图形化处理，得到位于第一过孔410中的第二过孔510；之后对平坦层500进行退火处理；步骤4、在所述平坦层500上形成公共电极600；步骤5、在所述公共电极600、平坦层500上形成第二钝化层700，并对该第二钝化层700进行图形化处理，得到位于第二过孔510内的第三过孔710；步骤6、在所述第二钝化层700上形成像素电极800，所述像素电极800经由第三过孔710与源/漏极300相接触。上述阵列基板的制作方法步骤3中，在对平坦层500进行退火处理时，位于第一过孔410中的平坦层500的光阻材料会与源/漏极300的金属材料发生反应，生成不导电的络合物550，从而阻隔所述像素电极800与源/漏极300的导通，导致数据(Data)信号无法传输至像素电极300，从而对阵列基板的性能造成致命性的影响。
技术实现思路
本专利技术的目的在于提供一种阵列基板的制作方法，采用一导电连接层来阻隔平坦层与源/漏极的接触，防止在平坦层的退火工艺中产生不导电的络合物，有利于提高阵列基板的电学性能，实现信号导通；同时该方法工艺简单，生产良率极高。本专利技术的目的还在于提供一种阵列基板，信号传导畅通，具有良好的电学性能。为实现上述目的，本专利技术提供一种阵列基板的制作方法，包括如下步骤：步骤1、提供一衬底基板，在所述衬底基板上依次形成栅极、栅极绝缘层、有源层、及源/漏极；步骤2、在所述源/漏极及栅极绝缘层上形成第一钝化层，并对该第一钝化层进行图形化处理，得到对应于源/漏极上方的第一通孔；步骤3、在所述第一钝化层上形成第一透明导电层，并对该第一透明导电层进行图形化处理，得到导电连接层，所述导电连接层包覆所述第一通孔的孔壁、以及位于第一通孔底部的源/漏极；步骤4、在所述第一钝化层、及导电连接层上形成平坦层，并对该平坦层进行图形化处理，得到对应于导电连接层上方的第二通孔；步骤5、在所述平坦层上沉积第二透明导电层，并对所述第二透明导电层进行图形化处理，形成公共电极；步骤6、在所述公共电极、平坦层上形成第二钝化层，并对所述第二钝化层位于第二通孔底部的部分进行开孔处理，得到第三通孔，从而暴露出部分导电连接层；步骤7、在所述第二钝化层上沉积第三透明导电层，并对所述第三透明导电层进行图形化处理，形成像素电极，所述像素电极经由第三通孔与导电连接层相接触，由于导电连接层与源/漏极相接触，从而实现像素电极与源/漏极的导通。所述步骤4还包括：在所述平坦层上形成第二通孔后，对所述平坦层进行退火处理。所述步骤5还包括：对所述公共电极进行退火处理；所述步骤7还包括：对所述像素电极进行退火处理。所述第一钝化层与第二钝化层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层；所述第一钝化层与第二钝化层的膜厚为所述第三通孔的尺寸小于所述第二通孔的尺寸，所述第二通孔的尺寸小于所述第一通孔的尺寸。本专利技术还提供一种阵列基板，包括基板、设于所述基板上的栅极、设于所述栅极与基板上的栅极绝缘层、设于所述栅极绝缘层上的有源层、设于所述有源层与栅极绝缘层上的源/漏极、设于所述源/漏极、有源层与栅极绝缘层上的第一钝化层、设于所述源/漏极与第一钝化层上的导电连接层、设于所述第一钝化层与导电连接层上的平坦层、设于所述平坦层上的公共电极、设于所述公共电极与平坦层上的第二钝化层、以及设于所述第二钝化层上的像素电极；所述第一钝化层上设有对应于源/漏极上方的第一通孔，所述导电连接层包覆所述第一通孔的孔壁、以及位于第一通孔底部的源/漏极；所述平坦层上设有对应于导电连接层上方的第二通孔；所述第二钝化层上位于所述第二通孔底部的部分上设有第三通孔，从而暴露出部分导电连接层，所述像素电极经由第三通孔与导电连接层相接触，由于导电连接层与源/漏极相接触，从而实现像素电极与源/漏极的导通。所述第一钝化层与第二钝化层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层；所述第一钝化层与第二钝化层的膜厚为所述第三通孔的尺寸小于所述第二通孔的尺寸，所述第二通孔的尺寸小于所述第一通孔的尺寸。所述第一通孔、第二通孔、及第三通孔均为圆形孔。所述栅极、及源/漏极的材料为钼、钛、铝、铜中的一种或多种的堆栈组合；所述有源层的材料为铟镓锌氧化物；所述平坦层的材料为正性光阻；所述导电连接层、公共电极、及像素电极的材料为透明导电金属氧化物。本专利技术的有益效果：本专利技术提供的一种阵列基板的制作方法，通过在第一钝化层上形成包覆第一通孔的导电连接层，从而在后续的平坦层的退火过程中，由于平坦层与第一通孔处的源/漏极之间设有导电连接层，不能够相接触，因此不会发生反应，有利于提高阵列基板的电学性能，实现信号导通；同时该方法工艺简单，生产良率极高。本文档来自技高网...

【技术保护点】
一种阵列基板的制作方法，其特征在于，包括如下步骤：步骤1、提供一衬底基板(10)，在所述衬底基板(10)上依次形成栅极(15)、栅极绝缘层(20)、有源层(25)、及源/漏极(30)；步骤2、在所述源/漏极(30)及栅极绝缘层(20)上形成第一钝化层(40)，并对该第一钝化层(40)进行图形化处理，得到对应于源/漏极(30)上方的第一通孔(41)；步骤3、在所述第一钝化层(40)上形成第一透明导电层，并对该第一透明导电层进行图形化处理，得到导电连接层(45)，所述导电连接层(45)包覆所述第一通孔(41)的孔壁、以及位于第一通孔(41)底部的源/漏极(30)；步骤4、在所述第一钝化层(40)、及导电连接层(45)上形成平坦层(50)，并对该平坦层(50)进行图形化处理，得到对应于导电连接层(45)上方的第二通孔(51)；步骤5、在所述平坦层(50)上沉积第二透明导电层，并对所述第二透明导电层进行图形化处理，形成公共电极(60)；步骤6、在所述公共电极(60)、平坦层(50)上形成第二钝化层(70)，并对所述第二钝化层(70)位于第二通孔(51)底部的部分进行开孔处理，得到第三通孔(71)，从而暴露出部分导电连接层(45)；步骤7、在所述第二钝化层(70)上沉积第三透明导电层，并对所述第三透明导电层进行图形化处理，形成像素电极(80)，所述像素电极(80)经由第三通孔(71)与导电连接层(45)相接触，由于导电连接层(45)与源/漏极(30)相接触，从而实现像素电极(80)与源/漏极(30)的导通。...

【技术特征摘要】
1.一种阵列基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供一衬底基板(10)，在所述衬底基板(10)上依次形成栅极(15)、
栅极绝缘层(20)、有源层(25)、及源/漏极(30)；
步骤2、在所述源/漏极(30)及栅极绝缘层(20)上形成第一钝化层(40)，
并对该第一钝化层(40)进行图形化处理，得到对应于源/漏极(30)上方的
第一通孔(41)；
步骤3、在所述第一钝化层(40)上形成第一透明导电层，并对该第一透
明导电层进行图形化处理，得到导电连接层(45)，所述导电连接层(45)包
覆所述第一通孔(41)的孔壁、以及位于第一通孔(41)底部的源/漏极(30)；
步骤4、在所述第一钝化层(40)、及导电连接层(45)上形成平坦层(50)，
并对该平坦层(50)进行图形化处理，得到对应于导电连接层(45)上方的第
二通孔(51)；
步骤5、在所述平坦层(50)上沉积第二透明导电层，并对所述第二透明
导电层进行图形化处理，形成公共电极(60)；
步骤6、在所述公共电极(60)、平坦层(50)上形成第二钝化层(70)，
并对所述第二钝化层(70)位于第二通孔(51)底部的部分进行开孔处理，得
到第三通孔(71)，从而暴露出部分导电连接层(45)；
步骤7、在所述第二钝化层(70)上沉积第三透明导电层，并对所述第三
透明导电层进行图形化处理，形成像素电极(80)，所述像素电极(80)经由
第三通孔(71)与导电连接层(45)相接触，由于导电连接层(45)与源/漏
极(30)相接触，从而实现像素电极(80)与源/漏极(30)的导通。
2.如权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤4还
包括：在所述平坦层(50)上形成第二通孔(51)后，对所述平坦层(50)进
行退火处理。
3.如权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤5还
包括：对所述公共电极(60)进行退火处理；所述步骤7还包括：对所述像素
电极(80)进行退火处理。
4.如权利要求1所述的阵列基板的制作方法，其特征在于，所述第一钝化

\t层(40)与第二钝化层(70)为氧化硅层、氮化硅层、或者由氧化硅层与氮化
硅层叠加构成的复合层；所述第一钝化层(40)与第二钝化层(70)的膜厚为
5.如权利要求1所述的阵列基板的制作方法，其特征在于，所述第三通孔
(71)的尺寸小于所述第二通孔(51)的尺寸，所述第二通孔...

【专利技术属性】
技术研发人员：甘启明，王勐，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44