【技术实现步骤摘要】
【国外来华专利技术】用于在程序指令的控制下处理数据的装置和方法
本专利技术涉及数据处理系统领域。更具体地,本专利技术涉及含有用于执行程序指令的多个执行机制的数据处理系统,且可在给定时间就哪个执行机制是活跃的以执行程序指令流来在多个执行机制之间做出选择。
技术介绍
已知提供数据处理系统,例如,采用由英国剑桥的ARM有限公司设计的big.LITTLE处理器技术的那些数据处理系统,该技术包含多个执行机制,活跃执行机制在这多个执行机制中被选择。这些处理器通常包括低性能和低功耗处理器核心连同高性能和高功耗处理器核心。当处理工作负载为不要求高性能时,则处理被切换以便由更节能的低功耗处理器核心执行。相反地,当处理工作负载为高性能是必要的时,则工作负载被切换到高性能处理器核心。该切换在这类系统中被执行的粒度是大的,因为其将处理器状态从小低功耗处理器核心移动到大高性能处理器核心可能花费成千上万的处理周期。虽然上面的系统可被具有优势地使用,已注意到的是,在许多现实生活处理负载中,高性能相对低功耗的要求之间的变化发生于比系统内可被处理的粒度水平更精细的粒度水平,在该系统中,当原因之一关闭时,处理被转移到另一处理器核心的整个处理器状态然后该其他处理器核心被启动。这限制了可被实现的益处。
技术实现思路
从一个方面看,本专利技术提供了一种用于在程序指令的控制下处理数据的装置,所述装置包括:第一执行电路,该第一执行电路被配置为执行程序指令;第二执行电路,该第二执行电路被配置为执行所述程序指令,所述第二执行电路在执行所述程序指令时比所述第一执行电路具有更低的能量消耗,以及所述第二执行电路比所述第一执行电路需要更 ...
【技术保护点】
一种用于在程序指令的控制下处理数据的装置,所述装置包括:第一执行电路,所述第一执行电路被配置为执行程序指令;第二执行电路,所述第二执行电路被配置为执行所述程序指令,所述第二执行电路在执行所述程序指令时比所述第一执行电路具有更低的能量消耗,以及所述第二执行电路比所述第一执行电路需要更长的时间来执行所述程序指令;以及控制电路,所述控制电路被配置为控制所述程序指令由所述第一执行电路执行还是由所述第二执行电路执行,其中所述控制电路包括预测电路,所述预测电路被配置为:(i)根据最近执行的程序指令序列来预测待执行的下一程序指令序列的预测标识;以及(ii)根据所述预测标识,预测与所述下一程序指令序列应由所述第一执行电路执行还是应由所述第二执行电路执行相对应的预测执行目标;以及所述控制电路被配置为根据所述预测执行目标选择所述第一执行电路或所述第二执行电路来执行所述下一程序指令序列。
【技术特征摘要】
【国外来华专利技术】2013.11.29 US 14/093,0421.一种用于在程序指令的控制下处理数据的装置,所述装置包括:第一执行电路,所述第一执行电路被配置为执行程序指令;第二执行电路,所述第二执行电路被配置为执行所述程序指令,所述第二执行电路在执行所述程序指令时比所述第一执行电路具有更低的能量消耗,以及所述第二执行电路比所述第一执行电路需要更长的时间来执行所述程序指令;以及控制电路,所述控制电路被配置为控制所述程序指令由所述第一执行电路执行还是由所述第二执行电路执行,其中所述控制电路包括预测电路,所述预测电路被配置为:(i)根据最近执行的程序指令序列来预测待执行的下一程序指令序列的预测标识;以及(ii)根据所述预测标识,预测与所述下一程序指令序列应由所述第一执行电路执行还是应由所述第二执行电路执行相对应的预测执行目标;以及所述控制电路被配置为根据所述预测执行目标选择所述第一执行电路或所述第二执行电路来执行所述下一程序指令序列。2.如权利要求1所述的装置,其中,所述程序指令具有相关联的地址和默认程序流,所述默认程序流以与在默认方向顺序向前通过所述地址相对应的顺序执行指令,以及所述预测电路根据以下各项将所述程序指令划分为程序指令序列,所述程序指令序列包括所述下一程序指令序列和所述最近执行的程序指令序列:(i)所述程序指令序列包含多于阈值数目的程序指令;以及(ii)所述程序指令序列受非顺序指令约束,在所述非顺序指令处程序流在与所述默认方向相反的方向移动。3.如权利要求2所述的装置,其中,所述非顺序指令包括以下各项中的一个或多个:分支指令、调用指令以及返回指令。4.如权利要求2和3中任一项所述的装置,其中,所述默认方向相应于与所述程序指令相关联的顺序增加地址。5.如权利要求2所述的装置,其中,所述程序指令序列在约束所述程序指令序列的所述非顺序指令之间包含一个或多个非顺序指令。6.如权利要求2所述的装置,其中,所述程序指令序列在其执行开始受所述程序流内之前程序指令序列内的非顺序指令约束。7.如权利要求2所述的装置,其中,所述预测电路包括散列生成电路,所述散列生成电路被配置为根据程序指令序列内所述非顺序指令中的至少一些非顺序指令的地址值生成散列值,所述散列值被用作所述程序指令序列的标识符值的至少一部分。8.如权利要求7所述的装置,其中,所述散列生成电路被配置为使用散列函数生成所述散列值,所述散列函数给所述程序指令序列内在程序流顺序中较后的非顺序程序指令的地址值较大的权重。9.如权利要求7所述的装置,其中,所述散列生成电路被配置为使用散列函数生成所述散列值,所述散列值取决于所述程序指令序列内的程序流顺序中最近的N个非顺序程序指令,其中N是等于15的整数值。10.如权利要求7所述的装置,其中,所述预测电路被配置为使用程序指令的目标地址值的至少一部分作为程序指令序列的所述标识符值的至少一部分,所述程序指令将在终止所述程序指令序列的非顺序程序之后被执行。11.如权利要求...
【专利技术属性】
技术研发人员:史鲁提·帕特曼纳哈,安德鲁·鲁克法尔,力图帕那·达斯,斯科特·马科,
申请(专利权)人:密执安大学评议会,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。