【技术实现步骤摘要】
本专利技术系有关于处理器，尤指一种处理器存取一外部存储器的方法。
技术介绍
处理器在执行操作时，内部会有多个电路模块需要自动态随机存取存储器(Dynamic Random-Access Memory, DRAM))中读取数据，或是将数据写入到DRAM中，因此，这些电路模块会分别发送多个读取/写入指令到一 DRAM控制器中，以要求进行读取/写入DRAM的操作。然而，由于处理器在发送这些读取/写入指令到DRAM控制器时，通常并不会对这些读取/写入指令在处理器端做有利于DRAM传输协议之排序(DRAM-aware protocolscheduling)的工作，因此，会造成后端DRAM控制器的负担增加，且在数据的存取上也比较没有效率并增加存取反应时间。
技术实现思路
因此，本专利技术的目的之一在于提供一种处理器及其存取存储器的方法，其可以透过仲裁器来安排多个读取/写入指令传送到一存储器控制器的顺序，以解决先前技术的问题。依据本专利技术一实施例,一种处理器包含了多个储存模块以及一仲裁器，其中该多个储存模块分别用以储存并同时发送多个读取/写入指令，且该多个读取/写入...
【技术保护点】
一种处理器，包含有：多个储存模块，分别用以储存多个读取/写入指令，其中该多个读取/写入指令系用来要求读取/写入位于该处理器外部的一存储器；以及一仲裁器，耦接于该多个储存模块，用以接收来自该多个储存模块之该多个读取/写入指令，并安排该多个读取/写入指令传送到一存储器控制器的顺序。
【技术特征摘要】
【专利技术属性】
技术研发人员：赖奇劭，张雅闵，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。