一种基于FPGA的高清视频淡入淡出处理系统及方法技术方案

本发明专利技术公开了一种基于FPGA的高清视频淡入淡出处理系统及方法，所述系统主要由SDI/HDMI接口电路、矩阵芯片、SDI/HDMI信号解码电路、FPGA及其配置电路、DDR2 SDRAM数据存储电路、HDMI信号编码电路组成；接收到SDI/HDMI视频信号后，矩阵芯片分别通过SDI/HDMI信号解码电路进行解码、转换成并行的数字信号，然后进入FPGA及其配置电路，FPGA对这多路视频信号进行提取、alpha系数叠加、存储、合成处理，再通过HDMI信号编码电路转换为HDMI视频信号。本系统的处理和传输延时为零，其在数字远程庭审主机中得到了成功应用，满足了用户对庭审设备显示功能的需求。

【技术实现步骤摘要】

本专利技术涉及通信
，具体是一种基于FPGA的高清视频淡入淡出处理系统及方法。
技术介绍
淡出淡入是电影中表示时间-空间转换的一种技巧。在电影中常用“淡”分隔时间空间，表明剧情段落:淡出表示一场戏或一个段落的终结;淡入表示一场戏或一个段落的开始，能使观众产生完整的段落感。“淡”本身不是一个镜头，也不是一个画面，它所表现的，不是形象本身，而只是画面渐隐渐显的过程。它节奏舒缓，具有抒情意味，能够造成富有表现力的气氛。目前淡入淡出效果无处不在，可以经常在电视电影和网络视频中看到，该功能的设计基本采用纯软件的制作方式。随着专用视频设备用户对视频显示效果的要求提高，该功能在一些专用视频设备中逐渐呈现出来，比方说监控平台系统、指挥调度系统、视频会议系统中的视频拼接和视频分割功能表现不俗，其实现方式有基于PC处理方案的、基于DSP芯片方案的、基于ARM控制方案的、基于FPGA处理方案的等等，其处理数据的稳定性和传输延时各不相同。随着半导体加工工艺的不断发展，FPGA在结构、速度、工艺、集成度和性能方面都取得了很大的进步和提高。本专利技术提出了一种基于FPGA的高清视频淡入淡出处理方案，其处理和传输延时为零。该方案在数字远程庭审主机中得到了成功应用，很好的满足了用户对庭审设备显示功能的需求。
技术实现思路
本专利技术的目的在于提供一种基于FPGA的高清视频淡入淡出处理系统及方法，其在数字远程庭审主机中得到了成功应用，很好的满足了用户对庭审设备显示功能的需求。为实现上述目的，本专利技术提供如下技术方案: 一种基于FPGA的高清视频淡入淡出处理系统，主要由SDI接口电路、HDMI接口电路、矩阵芯片、SDI信号解码电路、HDMI信号解码电路、FPGA及其配置电路、DDR2 SDRAM数据存储电路、HDMI信号编码电路组成;所述的FPGA包括有效视频提取模块、淡入淡出模块、有效视频缩小模块、多路画面合成模块、视频图像显示模块，多路高清视频依次通过有效视频提取模块、淡入淡出模块、有效视频缩小模块与多路画面合成模块连接，多路画面合成模块再与视频图像显示模块连接;接收到多路SDI视频信号、HDMI视频信号后，矩阵芯片分别通过SDI信号解码电路、HDMI信号解码电路进行解码、转换成并行的数字信号，然后进入FPGA及其配置电路，FPGA对这多路视频信号进行提取、alpha系数叠加、存储、合成处理，处理后的数据通过HDMI信号编码电路转换为HDMI视频信号。作为本专利技术进一步的方案:所述矩阵芯片的型号为ADN4605，所述SDI信号解码包括电路解码芯片GS2970，所述HDMI信号解码电路包括解码芯片ADV7611，所述FPGA的型号为EP4CE75F29C8，所述HDMI信号编码电路包括编码芯片SiI9136。作为本专利技术进一步的方案:通过HDMI信号编码电路转换的HDMI视频信号能够连接到显示器上，进行显示。作为本专利技术进一步的方案:所述的视频图像显示模块的个数为2个，所述的有效视频提取模块、淡入淡出模块、有效视频缩小模块的个数与高清视频的路数一致。作为本专利技术进一步的方案:所述的尚清视频的路数为9路。作为本专利技术进一步的方案:所述的多路画面合成模块包括DDR2图像存储模块、读写控制信号模块和读写地址产生模块。利用所述的系统进行高清视频淡入淡出处理的方法，包括以下步骤: (1)当接收到多路SDI视频信号、HDMI视频信号后，矩阵芯片分别通过SDI信号解码电路、HDMI信号解码电路进行解码、转换成并行的数字信号，然后进入FPGA及其配置电路；(2)FPGA对这多路视频信号进行提取、alpha系数叠加、存储、合成处理，包括以下步骤: 1)有效视频提取模块通过单独的行同步和场同步信号方式进行传输； 2)淡入淡出模块通过触发逻辑淡出来逐渐退出当前画面，等到淡出时间到，冻结当前输出画面，再切换矩阵芯片引入新的视频内容，然后触发逻辑进行视频淡入并且解冻输出画面;该步骤需要CPU的控制和FPGA的响应时间到位； 3)多路画面合成模块进行图像合成； (3)处理后的数据通过HDMI信号编码电路转换为HDMI视频信号。作为本专利技术进一步的方案:所述的步骤3)，具体包括以下步骤: 51、首先，对原图像按像素进行抽取，分别将多路图像按照一定的比例缩小； 52、然后，按照一定的规则将多路图像进行排列，排列后的图像即为多路合成的图像； 53、最后，将合成的图像编码输出，即可在同一个屏幕显示多个画面，完成对多路图像的合成； 54、视频图像显示模块将多路画面合成模块合成的视频图像进行逐行显示。作为本专利技术进一步的方案:所述的步骤SI中，对原图像按像素进行抽取，具体是利用有效视频提取模块分别在原图像的垂直方向和水平方向上抽取有效的视频数据。与现有技术相比，本专利技术的有益效果是:本专利技术提出了一种基于FPGA的高清视频淡入淡出处理方案，其处理和传输延时为零。该方案在数字远程庭审主机中得到了成功应用，很好的满足了用户对庭审设备显示功能的需求。【附图说明】图1是本专利技术系统的结构框图； 图2是本专利技术系统的功能框图； 图3是本专利技术系统的图像提取示意图； 图4是本专利技术系统的淡入淡出处理流程图； 图5是本专利技术系统的图像合成示意图。【具体实施方式】下面将结合本专利技术实施例，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图1?2，本专利技术实施例中，一种基于FPGA的高清视频淡入淡出处理系统，主要由SDI接口电路、HDMI接口电路、矩阵芯片、SDI信号解码电路、HDMI信号解码电路、FPGA及其配置电路、DDR2 SDRAM数据存储电路、HDMI信号编码电路组成；其中，矩阵芯片的型号为ADN4605，SDI信号解码包括电路解码芯片GS2970，HDMI信号解码电路包括解码芯片ADV7611，FPGA的型号为EP4CE75F29C8，HDMI信号编码电路包括编码芯片SiI9136;从矩阵芯片ADN4605接口接收到SDI/HDMI信号后分别通过解码芯片GS2970/ADV7611进行解码，转换成并行的数字信号，然后进入FPGA对这九路视频信号进行提取、alpha系数叠加、存储、合成等功能，进行处理后的数据通过编码芯片SiI9136再转换为HDMI视频信号，就可以接到显示器上显示了。上述系统功能实现的关键是在系统的硬件平台的基础上，通过对FPGA编程实现对视频解码芯片输出的实时数字视频数据接收，并根据画面合成需要，对有效视频图像数据进行提取和存储，然后将各路视频数据合成一路输出到显示器。所述系统的实现功能框图如图2所示，FPGA包括有效视频提取模块、淡入淡出模块、有效视频缩小模块、多路画面合成模块、视频图像显示模块，多路高清视频依次通过有效视频提取模块、淡入淡出模块、有效视频缩小模块与多路画面合成模块连接，多路画面合成模块再与视频图像显示模块连接，视频图像显示模块的个数为2个，有效视频提取模块、淡入淡出模块、有效视频缩小模块的个数与高清视频的路数一致，优选为9路;其中多路画面合成模块包本文档来自技高网...

【技术保护点】
一种基于FPGA的高清视频淡入淡出处理系统，其特征在于，主要由SDI接口电路、HDMI接口电路、矩阵芯片、SDI信号解码电路、HDMI信号解码电路、FPGA及其配置电路、DDR2 SDRAM数据存储电路、HDMI信号编码电路组成；所述的FPGA包括有效视频提取模块、淡入淡出模块、有效视频缩小模块、多路画面合成模块、视频图像显示模块，多路高清视频依次通过有效视频提取模块、淡入淡出模块、有效视频缩小模块与多路画面合成模块连接，多路画面合成模块再与视频图像显示模块连接；接收到多路SDI视频信号、HDMI视频信号后，矩阵芯片分别通过SDI信号解码电路、HDMI信号解码电路进行解码、转换成并行的数字信号，然后进入FPGA及其配置电路，FPGA对这多路视频信号进行提取、alpha系数叠加、存储、合成处理，处理后的数据通过HDMI信号编码电路转换为HDMI视频信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：李敏，
申请(专利权)人：深圳市捷视飞通科技股份有限公司，
类型：发明
国别省市：广东;44