缓冲器电路制造技术

缓冲器电路包括电流变化抑制器、电压变化抑制器、取回电路和放电电路。电流变化抑制器连接在桥式电路和电源之间，并且减小控制所述桥式电路中的开关时的电流变化。电压变化抑制器与所述开关并联，并且减小控制所述开关时的电压变化。取回电路将在控制所述开关时存储在所述电流变化抑制器中的能量，传送到所述电压变化抑制器。放电电路将在控制所述开关时存储在所述电压变化抑制器中的能量，在控制所述半导体开关时放电到所述桥式电路的AC侧。

【技术实现步骤摘要】

这里描述的一个或多个实施例涉及缓冲器电路。
技术介绍
已经开发了多种半导体桥式电路。一种类型的半导体桥式电路使用缓冲器电路进行软开关操作。缓冲器电路试图防止半导体开关元件被输入电压或电流的突然增大破坏。
技术实现思路
根据一个或多个实施例，缓冲器电路包括：连接在半导体桥式电路和DC电源之间的电流变化抑制器，电流变化抑制器用于减小在控制半导体桥式电路中的半导体开关时的电流变化；与半导体开关并联的电压变化抑制器，电压变化抑制器用于减小在控制半导体开关时的电压变化；取回电路，用于将在控制半导体开关时存储在电流变化抑制器中的能量，在控制半导体开关时的预定时间传送到电压变化抑制器；以及放电电路，用于将在控制半导体开关时存储在电压变化抑制器中的能量，在控制半导体开关时放电到半导体桥式电路的AC侧。电流变化抑制器可以减小在导通半导体桥式电路中的半导体开关中的一个或多个时的电流变化；电压变化抑制器可以减小在关断一个或多个半导体开关时的电压变化；取回电路可以将在导通一个或多个半导体开关时存储在电流变化抑制器中的能量，在关断一个或多个半导体开关时的预定时间内传送到电压变化抑制器；以及放电电路可以将在关断一个或多个半导体开关时存储在电压变化抑制器中的能量，放电到在导通半导体开关时的半导体桥式电路的AC侧。半导体开关可以包括连接到输出端子的第一和第二开关。电流变化抑制器可以包括连接在DC电源的正电极和半导体桥式电路的正电极之间的第一电抗器；电压变化抑制器可以包括第一电容器、第二电容器和第三电容器，第一电容器具有连接到半导体桥式电路的正电极的第一端，第二电容器具有连接到半导体桥式电路的负电极的第一端，并且第三电容器具有连接到半导体桥式电路的AC输出端子的第一端；取回电路可以包括第一和第二二极管以及串联连接的二极管电路，第一和第二二极管连接在第一电容器的第二端和第二电容器的第二端之间，并且在串联连接的二极管电路中，第三电容器的第二端连接到第一二极管和第二二极管串联连接的点；以及放电电路可以包括第一LD串联电路和第二LD串联电路，第一LD串联电路包括连接在第一点和半导体桥式电路的负电极之间的第三二极管和第三电抗器，第一电容器和串联连接的二极管电路在第一点连接，第二LD串联电路包括连接在第二点和半导体桥式电路的正电极之间的第四二极管和第四电抗器，第二电容器和串联连接的二极管电路在第二点连接。第三电抗器和第四电抗器可以由具有两个线圈的一个铁芯构成。第一电抗器和第二电抗器可以是跨在DC电源和缓冲器电路之间的配电线存在的电感部件。电流变化抑制器可以包括第一电抗器和第二电抗器，第一电抗器连接在DC电源的正电极和半导体桥式电路的正电极之间，并且第二电抗器连接在DC电源的负电极和半导体桥式电路的负电极之间；电压变化抑制器可以包括第一电容器、第二电容器和第三电容器，第一电容器具有连接到半导体桥式电路的正电极的第一端，第二电容器具有连接到半导体桥式电路的负电极的第一端，并且第三电容器具有连接到半导体桥式电路的AC输出端子的第一端；取回电路可以包括第一和第二二极管以及串联连接的二极管电路，第一和第二二极管连接在第一电容器的第二端和第二电容器的第二端之间，并且在串联连接的二极管电路中，第三电容器的第二端连接到第一二极管和第二二极管串联连接的第一点；以及放电电路可以包括第一LD串联电路和第二LD串联电路，第一LD串联电路包括连接在第二点和DC电源的负电极之间的第三二极管和第三电抗器，第一电容器和串联连接的二极管电路在第二点连接，第二LD串联电路包括连接在第三点和DC电源的正电极之间的第四二极管和第四电抗器，第二电容器和串联连接的二极管电路在第三点连接。根据一个或多个其它实施例，缓冲器电路包括：二极管电路；第一电容器；第二电容器；第三电容器；连接在电源和第一开关之间的第一电抗器；连接在第一节点和第二节点之间的第二电抗器；以及连接在第三节点和第四节点之间的第三电抗器，其中，第一节点在第一电抗器和第一开关之间，第二节点在第二电容器和第三电容器之间，第三节点在电源和第二开关之间，并且第四节点在第一电容器和第三电容器之间，其中，二极管电路连接在第一和第二电容器中的每一个与第三电容器之间，并且其中，第一和第二开关包括在连接到输出端子的桥式电路中。第一和第二开关可以处于用于减小输出端子处的电压变化的第一配置，并且其中，第三电容器连接到输出端子。第一和第二开关可以处于用于减小输出端子处的电流变化的第二配置，并且其中，第三电容器连接到输出端子。第三电容器可以连接在二极管电路和输出端子之间。第二和第三电抗器可以交叉耦接到二极管电路。第二和第三电容器可以存储在第一电抗器中存储的能量。二极管电路可以与电阻器到第一和第二电容器的连接无关地连接到第一和第二电容器。附图说明通过参考附图详细描述示例性实施例，特征将对于本领域技术人员变得明显，在附图中：图1图示缓冲器电路的实施例；图2图示缓冲器电路的另一实施例；图3图示缓冲器电路的另一实施例；图4图示缓冲器电路的另一实施例；图5图示另一类型的缓冲器电路；以及图6图示另一类型的缓冲器电路。具体实施方式下面，参考附图更全面地描述示例实施例；然而，它们可以以不同的形式实施，并且不应当被解释为局限于这里叙述的实施例。相反，提供这些实施例，使得本公开详尽并且完整，并且向本领域技术人员全面地传达示例性实现。可以将实施例组合，以形成附加实施例。还将理解，当将层或者元件称为在另一个层或者基片“上”时，其可以直接在另一个层或基片上，或者还可能存在插入层。此外，将理解，当将层称为在另一个层“下”时，其可以直接在下方，并且还可能存在一个或多个插入层。另外，还将理解，当将层称为在两个层“之间”时，其可以是在两个层之间的唯一的层，或者还可能存在一个或多个插入层。在全文中，同样的附图标记指示同样的元件。图1图书并联连接在电源电路1和半导体桥式电路4之间的缓冲器电路2的实施例。缓冲器电路2防止半导体桥式电路4的电压或电流突然增大，由此允许实现半导体桥式电路4的软开关操作。电源电路1包括DC电源11，其例如可以是电池或电容器。电容器(condenser)可以是电容(capacitor)。半导体桥式电路4包括串联连接的半导体开关4a和4b以及AC输出端4c。AC输出端4c连接在串联连接半导本文档来自技高网...

【技术保护点】
一种缓冲器电路，包括：电流变化抑制器，连接在半导体桥式电路和DC电源之间，所述电流变化抑制器用于减小在控制所述半导体桥式电路中的半导体开关时的电流变化；电压变化抑制器，与所述半导体开关并联，所述电压变化抑制器用于减小在控制所述半导体开关时的电压变化；取回电路，用于将在控制所述半导体开关时存储在所述电流变化抑制器中的能量，在控制所述半导体开关时的预定时间传送到所述电压变化抑制器；以及放电电路，用于将在控制所述半导体开关时存储在所述电压变化抑制器中的能量，在控制所述半导体开关时放电到所述半导体桥式电路的AC侧。

【技术特征摘要】
2014.09.25 JP 2014-195335;2015.05.14 KR 10-2015-001.一种缓冲器电路，包括：
电流变化抑制器，连接在半导体桥式电路和DC电源之间，所述电流变
化抑制器用于减小在控制所述半导体桥式电路中的半导体开关时的电流变
化；
电压变化抑制器，与所述半导体开关并联，所述电压变化抑制器用于减
小在控制所述半导体开关时的电压变化；
取回电路，用于将在控制所述半导体开关时存储在所述电流变化抑制器
中的能量，在控制所述半导体开关时的预定时间传送到所述电压变化抑制
器；以及
放电电路，用于将在控制所述半导体开关时存储在所述电压变化抑制器
中的能量，在控制所述半导体开关时放电到所述半导体桥式电路的AC侧。
2.根据权利要求1所述的缓冲器电路，其中：
所述电流变化抑制器用于减小在导通所述半导体桥式电路中的所述半
导体开关中的一个或多个时的电流变化；
所述电压变化抑制器用于减小在关断所述一个或多个半导体开关时的
电压变化；
所述取回电路用于将在导通所述一个或多个半导体开关时存储在所述
电流变化抑制器中的能量，在关断所述一个或多个半导体开关时的预定时间
传送到所述电压变化抑制器；以及
所述放电电路用于将在关断所述一个或多个半导体开关时存储在所述
电压变化抑制器中的能量，在导通所述半导体开关时放电到所述半导体桥式
电路的AC侧。
3.根据权利要求2所述的缓冲器电路，其中，所述一个或多个半导体
开关包括连接到输出端子的第一和第二开关。
4.根据权利要求1所述的缓冲器电路，其中：
所述电流变化抑制器包括连接在所述DC电源的正电极和所述半导体桥
式电路的正电极之间的第一电抗器；
所述电压变化抑制器包括第一电容器、第二电容器和第三电容器，所述
第一电容器具有连接到所述半导体桥式电路的正电极的第一端，所述第二电

\t容器具有连接到所述半导体桥式电路的负电极的第一端，并且所述第三电容
器具有连接到所述半导体桥式电路的AC输出端子的第一端；
所述取回电路包括第一和第二二极管以及串联连接的二极管电路，所述
第一和第二二极管连接在所述第一电容器的第二端和所述第二电容器的第
二端之间，并且在所述串联连接的二极管电路中，所述第三电容器的第二端
连接到第一二极管和第二二极管串联连接的点；以及
所述放电电路包括第一LD串联电路和第二LD串联电路，所述第一LD
串联电路包括连接在第一点和所述半导体桥式电路的负电极之间的第三二
极管和第三电抗器，所述第一电容器和所述串联连接的二极管电路在所述第
一点连接，所述第二LD串联电路包括连接在第二点和所述半导体桥式电路
的正电极之间的第四二极管和第四电抗器，所述第二电容器和所述串联连接
的二极管电路在所述第二点连接。
5.根据权利要求4所述的缓冲器电路，其中，所述第三电抗器和所述
第四电抗器由具有两个线圈的一个铁芯构成。
6.根据权利要求4所述的缓冲器电路，其中，所述第一电抗器和所述...

【专利技术属性】
技术研发人员：谷津诚，
申请(专利权)人：三星SDI株式会社，
类型：发明
国别省市：韩国;KR