带有劣化检测用布线图案的印制电路板以及其制造方法技术

本发明专利技术提供一种带有劣化检测用布线图案的印制电路板以及其制造方法。该带有劣化检测用布线图案的印制电路板具备：绝缘基底；布线图案组，其包含形成在该绝缘基底上的劣化检测用布线图案；以及阻焊剂，其覆盖该布线图案组，并且具有薄膜部以及所述阻焊剂的厚度大于所述薄膜部的厚膜部，所述劣化检测用布线图案形成于整周或周围的一部分被所述厚膜部包围的所述薄膜部。

【技术实现步骤摘要】

本专利技术涉及一种安装有LSI、电容器、电阻器等的电子元器件的印制电路板，并且涉及一种具备用于早期检测印制电路板劣化的劣化检测用布线图案的印制电路板以及其制造方法。
技术介绍
机床等工业设备需要长期保持其可靠性。但是，由于环境因素而引起的设备内部印制电路板的劣化是不可避免的。例如，在使用工业设备那样的工厂环境下，存在以下问题，随工件(加工件)的加工而产生的因切削液而引起的烟雾(油雾)会侵入到控制装置等的电气电子设备的箱体内，附着于安装有电子元器件的印制电路板的表面上。该烟雾(油雾)腐蚀、电腐蚀形成在印制电路板上的布线图案而使其劣化，导致电气电子设备故障。对于检测这种印制电路板的劣化的方法，众所周知的技术是，在印制电路板上设置劣化检测用布线图案，该劣化检测用布线图案具有比一般的布线图案更早发生劣化的结构，通过监测这个劣化检测用布线图案的电气性能，可以在印制电路板的正常功能损坏之前预先进行检测。图10是表示形成有现有的劣化检测用布线图案的印制电路板的横截面结构的图。印制电路板1中，在绝缘基底4的表面上形成有劣化检测用布线图案3。形成有劣化检测用布线图案3的绝缘基底4的表面与劣化检测用布线图案3一同被阻焊剂2覆盖。对于现有技术中的劣化检测用布线图案的结构，在日本特开2001－251026号公报中，公开了一种比其他的布线的宽度窄的布线、绝缘间隙较窄的布线。此外，在日本特开2001－358429号公报中，公开了一种使劣化检测用布线图案上的阻焊剂薄膜化的结构。此外，在日本特开平10－62476号公报中，还公开了一种在劣化检测用布线图案上根本不形成阻焊剂的结构。因切削液等的烟雾(油雾)而引起的印制电路板的劣化，特别是在烟雾(油雾)易于滞留的部位较为明显。因此，现有技术存在的问题是，即使在劣化检测用布线图案上形成较薄的阻焊剂的情况、不形成阻焊剂的情况、缩小布线图案的宽度和绝缘间隙的情况下，也不一定使劣化检测用布线图案最早发生劣化，而难以得到对印制电路板的预防性维护的方针。另外，相比一般的布线图案，若过分缩小图案的宽度、绝缘间隙，则会降低印制电路板生产过程中的合格率。
技术实现思路
所以，鉴于上述现有技术的问题点，本专利技术的目的在于提供一种可以进行早期劣化检测的印制电路板。此外，本专利技术的另一目的在于提供一种可以在最大程度上抑制印制电路板生产过程中的合格率的下降的具有劣化检测用布线图案的印制电路板的制造方法。本专利技术的带有劣化检测用布线图案的印制电路板为一种印制电路板具备：绝缘基底；形成在该绝缘基底上且包含检测印制电路板的劣化程度的劣化检测用布线图案的布线图案组；以及覆盖该布线图案组的阻焊剂，其中，所述带有劣化检测用布线图案的印制电路板具有：所述阻焊剂的从所述绝缘基底表面的厚度小的薄膜部；以及所述阻焊剂的厚度比所述薄膜部大的厚膜部，在整周或周围的一部分被所述厚膜部包围的所述薄膜部形成有所述劣化检测用布线图案。所述薄膜部的所述阻焊剂的厚度能够比所述布线图案组的布线图案的厚度小。所述劣化检测用布线图案的宽度能够比所述布线图案组中的其他的布线图案的宽度窄。所述薄膜部与所述厚膜部的一部分或全部能够相互分离而形成。本专利技术的带有劣化检测用布线图案的印制电路板具备：绝缘基底；形成在该绝缘基底上且包含检测印制电路板的劣化程度的劣化检测用布线图案的布线图案组；以及形成在该绝缘基底上的阻焊剂，其中，所述劣化检测用布线图案形成于整周或局部被所述阻焊剂包围的所述绝缘基底的表面的区域，所述劣化检测用布线图案全部未被所述阻焊剂覆盖。本专利技术的带有劣化检测用布线图案的印制电路板具备：绝缘基底；形成在该绝缘基底上且包含检测印制电路板的劣化程度的劣化检测用布线图案的布线图案组；以及形成在该绝缘基底上的阻焊剂，其中，所述劣化检测用布线图案形成于整周或局部被所述阻焊剂包围的所述绝缘基底的表面的区域，所述劣化检测用布线图案的一部分被所述阻焊剂覆盖。覆盖所述劣化检测用布线图案的一部分的阻焊剂的厚度能够比形成所述劣化检测用布线图案被整周或局部包围的区域的阻焊剂的厚度更小。所述劣化检测用布线图案的宽度能够比所述布线图案组中其他的布线图案的宽度更窄。能够在以包围所述劣化检测用布线图案的方式形成的所述阻焊剂的全部或一部分上形成有丝网印刷层或绝缘性树脂材料层。本专利技术的带有劣化检测用布线图案的印制电路板的制造方法为一种制造印制电路板的方法，该印制电路板具备：绝缘基底；以及形成于该绝缘基底上且检测印制电路板的劣化程度的劣化检测用布线图案，其中，所述带有劣化检测用布线图案的印制电路板的制造方法包括：形成厚度比所述劣化检测用布线图案的厚度更小的第一阻焊剂层的第一步骤；以及在所述第一阻焊剂层上以包围所述劣化检测用布线图案的整周或一部分的方式形成第二阻焊剂层的第二步骤。本专利技术的带有劣化检测用布线图案的印制电路板的制造方法为一种制造印制电路板的方法，该印制电路板具备：绝缘基底；以及形成在该绝缘基底上且包含检测印制电路板的劣化程度的劣化检测用布线图案的劣化检测用布线图案组，所述带有劣化检测用布线图案的印制电路板的制造方法的特征在于，包括：形成覆盖所述布线图案组中的其他的布线图案的第一阻焊剂层的第一步骤；以及在所述第一阻焊剂层上的一部分以包围所述劣化检测用布线图案的整周或一部分的周围的方式形成第二阻焊剂层的第二步骤。所述带有劣化检测用布线图案的印制电路板的制造方法，能够包括在所述第二阻焊剂层上的全部或一部分形成丝网印刷层或绝缘性树脂材料层的第三步骤。本专利技术的效果如下。本专利技术通过具有以上的结构，能够提供一种可以进行早期劣化检测的印制电路板。此外，本专利技术通过包含有以上的步骤，能够提供一种可以最大程度地抑制印制电路板生产过程中的合格率的下降且带有劣化检测用布线图案的印制电路板的制造方法。附图说明本专利技术的所述目的及其他目的以及特征，将通过参照附图对下面的实施例的说明而变得清晰。其中：图1是表示本专利技术的第一实施方式中的印制电路板的横截面结构的图；图2是表示本专利技术的第二实施方式中的印制电路板的横截面结构的图；图3是表示本专利技术的第三实施方式中的印制电路板的横截面结构的图；图4是表示本专利技术的第四实施方式中的印制电路板的横截面结构的图；图5是表示本专利技术的第五实施方式中的印制电路板的横截面结构的图；图6是表示本专利技术的印制电路板的制造方法的第一实施方式中的第一步<本文档来自技高网...

【技术保护点】
一种带有劣化检测用布线图案的印制电路板，具备：绝缘基底；形成在该绝缘基底上且包含检测印制电路板的劣化程度的劣化检测用布线图案的布线图案组；以及覆盖该布线图案组的阻焊剂，其特征在于，所述带有劣化检测用布线图案的印制电路板具有：所述阻焊剂的从所述绝缘基底表面的厚度小的薄膜部；以及所述阻焊剂的厚度比所述薄膜部大的厚膜部，在整周或周围的一部分被所述厚膜部包围的所述薄膜部形成有所述劣化检测用布线图案。

【技术特征摘要】
2014.09.29 JP 2014-1990051.一种带有劣化检测用布线图案的印制电路板，具备：绝缘基底；形成
在该绝缘基底上且包含检测印制电路板的劣化程度的劣化检测用布线图案的
布线图案组；以及覆盖该布线图案组的阻焊剂，其特征在于，
所述带有劣化检测用布线图案的印制电路板具有：
所述阻焊剂的从所述绝缘基底表面的厚度小的薄膜部；以及
所述阻焊剂的厚度比所述薄膜部大的厚膜部，
在整周或周围的一部分被所述厚膜部包围的所述薄膜部形成有所述劣化
检测用布线图案。
2.根据权利要求1所述的带有劣化检测用布线图案的印制电路板，其特
征在于，所述薄膜部的所述阻焊剂的厚度比所述布线图案组的布线图案的厚度
小。
3.根据权利要求1或2所述的带有劣化检测用布线图案的印制电路板，
其特征在于，所述劣化检测用布线图案的宽度比所述布线图案组中的其他的布
线图案的宽度窄。
4.根据权利要求1～3中任一项所述的带有劣化检测用布线图案的印制电
路板，其特征在于，所述薄膜部与所述厚膜部的一部分或全部相互分离而形成。
5.一种带有劣化检测用布线图案的印制电路板，具备：绝缘基底；形成
在该绝缘基底上且包含检测印制电路板的劣化程度的劣化检测用布线图案的
布线图案组；以及形成在该绝缘基底上的阻焊剂，其特征在于，
所述劣化检测用布线图案形成于整周或局部被所述阻焊剂包围的所述绝
缘基底的表面的区域，所述劣化检测用布线图案全部未被所述阻焊剂覆盖。
6.一种带有劣化检测用布线图案的印制电路板，具备：绝缘基底；形成
在该绝缘基底上且包含检测印制电路板的劣化程度的劣化检测用布线图案的
布线图案组；以及形成在该绝缘基底上的阻焊剂，其特征在于，
所述劣化检测用布线图案形成于整周或局部被所述阻焊剂包围的所述绝
缘基底的表面的区域，所述劣化检测用布线图案的一部分被所述阻焊剂覆盖。
7.根据权利要求6所述的带有劣化检测用布线图案的印制电路板，其特

\t征在于，具备如下劣化检测用布线图案，覆盖所述劣...

【专利技术属性】
技术研发人员：大河内雄一，西道典弘，
申请(专利权)人：发那科株式会社，
类型：发明
国别省市：日本;JP