DRAM组合控制方法技术

本发明专利技术公开了一种DRAM组合控制方法，包括如下步骤：根据PCB所需DRAM，按照DRAM控制器外围的高低DQ组交换连接电路对一片DRAM进行设置，或对多片DRAM进行组合；根据一片或多片DRAM的规格，以及一片DRAM的设置方式或多片DRAM的组合方式，对DRAM控制器的第一控制端进行信号源配置。其通过PCB所需DRAM的规格，按照高低DQ组交换连接方式对一片DRAM进行设置，或对多片DRAM进行组合后，根据选择的一片DRAM的规格和设置方式，或多片DRAM的规格和组合方式，对DRAM控制器的第一控制端进行信号源配置，使得组合后的DRAM满足所需的DRAM的规格。最终实现了在同一块PCB上可以兼容多种不同规格的DRAM的目的。有效地解决了现有技术限制DRAM的兼容性，不利于降低电子系统的开发成本的问题。

【技术实现步骤摘要】

本专利技术涉及电子领域，特别是涉及一种DRAM组合控制方法。
技术介绍
DRAM (Dynamic Random Access Memory,动态随机存取存储器)作为高速大容量的数据存储载体，是大部分电子系统中必不可少的组成部分。DRAM的容量通常会影响电子系统的运行性能。根据JEDEC(固态技术协会)规范，DRAM的容量、数据位宽和地址线等具有不同的规格。而由于市场因素，不同规格的DRAM,价格差异相对较大。当电子系统中的一个PCB (Printed Circuit Board,印刷电路板)做好之后,通常只能基于做好的PCB选择相应的DRAM，不能根据市场价格选择成本更低的DRAM，从而限制了 DRAM的兼容性，不利于降低电子系统的成本。
技术实现思路
基于此，有必要针对现有技术限制DRAM的兼容性，不利于降低电子系统的开发成本的问题，提供一种DRAM组合控制方法。为实现本专利技术目的提供的一种DRAM组合控制方法，包括如下步骤:根据PCB所需DRAM，按照DRAM控制器外围的高低DQ组交换连接电路对一片DRAM进行设置，或对多片DRAM进行组合；根据所述一片或多片DRAM的规格，以及所述一片DRAM的设置方式或多片DRAM的组合方式，对所述DRAM控制器的第一控制端进行信号源配置。在其中一个实施例中，所述DRAM控制器外围的所述高低DQ组交换连接电路包括第一 PCB封装和第二 PCB封装；所述第一 PCB封装为双RANK设置，所述第二 PCB封装为单RANK设置；所述第一 PCB封装的第一片选信号端与所述DRAM控制器的第二控制端连接；所述第一 PCB封装的第二片选信号端和所述第二 PCB封装的片选信号端，均与所述DRAM控制器的第一控制端连接；所述第一 PCB封装的高位输入端和所述第二 PCB封装的低位输入端，均与所述DRAM控制器的第一输出端连接；所述第一 PCB封装的低位输入端和所述第二 PCB封装的高位输入端，均与所述DRAM控制器的第二输出端连接。在其中一个实施例中，所述DRAM控制器内部设置多路选择器；所述多路选择器的第一输入端与所述DRAM控制器的第一内部信号源连接；所述多路选择器的第二输入端与所述DRAM控制器的第二内部信号源连接；所述多路选择器的输出端与所述DRAM控制器的第一控制端连接，通过控制多路选择器对所述DRAM控制器的第一控制端进行信号源配置；所述DRAM控制器的第二控制端的信号源为所述第一内部信号源。在其中一个实施例中，当所述PCB所需DRAM的规格为:数据位宽为A，容量为B时，按照所述高低DQ组交换连接电路，将数据位宽为A，容量为B，RANK数量为2的一片DRAM放置在所述第一 PCB封装；控制所述多路选择器将所述DRAM控制器的第一控制端的信号源配置为所述第二内部信号源。在其中一个实施例中，当所述PCB所需DRAM的规格为:数据位宽为A，容量为B时，按照所述高低DQ组交换连接电路，将数据位宽为A，容量为B，RANK数量为I的一片DRAM放置在所述第一 PCB封装；控制所述多路选择器将所述DRAM控制器的第一控制端的信号源配置为所述第一内部信号源或所述第二内部信号源，或关闭所述DRAM控制器的第一控制端。在其中一个实施例中，当所述PCB所需DRAM的规格为:数据位宽为A，容量为B时，按照所述高低DQ组交换连接电路，将数据位宽为A，容量为B，RANK数量为I的一片DRAM放置在所述第二 PCB封装；控制所述多路选择器将所述DRAM控制器的第一控制端的信号源配置为所述第一内部信号源。在其中一个实施例中，当所述PCB所需DRAM的规格为:数据位宽为A，容量为B时，按照所述高低DQ组交换连接电路，将数据位宽为A，容量为C，RANK数量为I的两片DRAM分别放置在所述第一 PCB封装和所述第二 PCB封装；控制所述多路选择器将所述DRAM控制器的第一控制端的信号源配置为所述第二内部信号源；其中，所述C等于所述B的一半。在其中一个实施例中，当所述PCB所需DRAM的规格为:数据位宽为A，容量为B时，按照所述高低DQ组交换连接电路，将数据位宽为D，容量为C，RANK数量为I的两片DRAM分别放置在所述第一 PCB封装的低位和所述第二 PCB封装的低位；控制所述多路选择器将所述DRAM控制器的第一控制端的信号源配置为所述第一内部信号源；其中，所述D等于所述A的一半；所述C等于所述B的一半。在其中一个实施例中，所述A的取值为:8比特、16比特、或32比特；所述B的取值为 256MB、512MB、1GB、或 2GB。在其中一个实施例中，所述 DRAM 为 DDRl、DDR2、DDR3、LPDDR2、或 LPDDR3。上述DRAM组合控制方法的有益效果:DRAM组合控制方法首先设计DRAM控制器外围的连接电路为高低DQ组交换连接电路，通过PCB所需DRAM，按照设计的高低DQ组交换连接电路对一片DRAM进行设置，或对多片DRAM进行组合。当按照高低DQ组交换连接方式对一片或多片DRAM进行组合后，根据选择的一片或多片DRAM的规格，以及一片DRAM的设置方式或多片DRAM的组合方式，对DRAM控制器的第一控制端进行信号源配置，使得组合后的DRAM满足所需的DRAM的规格。最终实现了在同一块PCB上可以兼容多种不同规格的DRAM的目的。并且，可以根据市场价格针对同一 PCB选择不同的DRAM，在DRAM的选择上降低了成本，有效地解决了现有技术限制DRAM的兼容性，不利于降低电子系统的开发成本的问题。【附图说明】图1为DRAM组合控制方法一具体实施例流程图；图2为DRAM组合控制方法一具体实施例中DRAM控制器外围的高低DQ组交换连接电路拓扑图；图3为DRAM组合控制方法一具体实施例中DRAM控制器内部线路连接图。【具体实施方式】为使本专利技术技术方案更加清楚，以下结合附图及具体实施例对本专利技术做进一步详细说明。参见图1，作为一具体实施例的DRAM组合控制方法，包括如下步骤:步骤S100，根据PCB所需DRAM，按照DRAM控制器外围的高低DQ组交换连接电路对一片DRAM进行设置，或对多片DRAM进行组合。步骤S200，根据一片或多片DRAM的规格，以及一片DRAM的设置方式或多片DRAM的组合方式，对DRAM控制器的第一控制端进行信号源配置。其首先通过设计DRAM控制器外围的连接电路为高低DQ组交换连接电路，实现根据PCB所需DRAM，按照设计的高低DQ组交换连接电路对一片或多片DRAM进行组合。当按照高低DQ组交换连接方式对一片或多片DRAM进行组合后，根据一片或多片DRAM的规格，以及一片或多片DRAM的组合方式,对DRAM控制器的第一控制端进行信号源配置。使得组合后的DRAM满足所需的DRAM的规格，最终实现了在同一块PCB上可以兼容多种不同规格的DRAM。达到了根据市场价格针对同一 PCB选择不同的DRAM的目的。其在DRAM的选择上降低了成本，有效地解决了现有技术限制DRAM的兼容性，不利于降低电子系统的成本的问题。在此需要说明的是，DRAM控制器的第一控制端包括三个控制端口，分别为CS1、ODTl和CKEl。其中，CSl为片选，ODTl为片上终断使能，CKEl为时钟使本文档来自技高网...

【技术保护点】
一种DRAM组合控制方法，其特征在于，包括如下步骤：根据PCB所需DRAM，按照DRAM控制器外围的高低DQ组交换连接电路对一片DRAM进行设置，或对多片DRAM进行组合；根据所述一片或多片DRAM的规格，以及所述一片DRAM的设置方式或多片DRAM的组合方式，对所述DRAM控制器的第一控制端进行信号源配置。

【技术特征摘要】

【专利技术属性】
技术研发人员：王大志，叶绍镇，陈派林，
申请(专利权)人：珠海全志科技股份有限公司，
类型：发明
国别省市：广东;44