用于部分地释放调试接口的设备制造技术

本发明专利技术涉及一种用于部分释放第一可编程的硬件构件的调试接口的设备，其中，在配置存储器上可存储用于所述可编程的硬件构件的第一逻辑，并且配置装置构造用于，借助所述可编程的硬件构件的配置接口按照第一逻辑对所述可编程的硬件构件进行编程.所述配置装置另外构造用于，记录借助调试接口按照第二逻辑进行的对所述可编程的硬件构件的编程过程并且在借助调试接口进行的编程过程结束后按照第一逻辑重编程所述可编程的硬件构件。

【技术实现步骤摘要】
用于部分地释放调试接口的设备
本专利技术涉及一种用于部分地释放可编程的硬件构件的调试接口的设备。
技术介绍
可编程的硬件构件如处理器、FPGA和CPLD除用于对该硬件构件进行编程的专用的配置接口外经常具有调试接口，所述接口特别是设置用于调试在该硬件构件上编程的逻辑，但是除配置接口外，所述逻辑同样可用于对硬件构件进行编程。在一些应用情况下，硬件构件借助调试接口进行编程的可能性是有问题的，例如，如果第二可编程的硬件构件与第一可编程的硬件构件的配置接口如此连接，使得第一可编程的硬件构件可由用户借助第二可编程的硬件构件来编程，其中，该第二可编程的硬件构件对于该用户为编程第一可编程的硬件构件仅存在部分的自由性，例如这样，使得第二可编程的硬件构件附加于由用户编程的逻辑而在第一可编程的硬件构件上对强制的接口逻辑进行编程，该逻辑机制提供用于与第一可编程的硬件构件的硬件环境进行数据交换，并且阻止用户通过错误的编程而损坏第一可编程的硬件构件或者其硬件环境。在这种情况下，其能实现对用户完全释放第一可编程的硬件构件的调试接口，在第一可编程的硬件构件上在没有设置安全逻辑的情况下对逻辑进行编程。专利文献US7971051B2描述一种设备，所述设备用于借助监视通过FPGA输出的信号在对该FPGA错误地或者不允许的编程的情况下自动地重编程该FPGA。
技术实现思路
从该背景出发，本专利技术的任务在于，给出一种用于部分地释放可编程的硬件构件的调试接口的技术设备，所述设备不为对该硬件构件进行编程而释放调试接口，而为其他的应用、特别为调试在该硬件构件上编程的逻辑而释放调试接口。该任务通过按照本专利技术的设备解决。因此本专利技术的技术方案是一种用于部分释放第一可编程的硬件构件的调试接口的设备，所述第一可编程的硬件构件特别是PLD(可编程逻辑装置)、CPU或者PLD和CPU的组合，所述设备具有所述第一可编程的硬件构件、配置装置和配置存储器，其中，所述第一可编程的硬件构件具有配置接口、数据接口和调试接口，所述配置接口构造用于对第一可编程的硬件构件进行编程，所述调试接口构造用于对第一可编程的硬件构件进行调试和编程。在此，在配置存储器上存储第一逻辑，并且配置装置构造用于按照第一逻辑编程对第一可编程的硬件构件进行编程，亦即对第一可编程的硬件构件进行编程，使得所述第一可编程的硬件构件通过其编程构造用于执行第一逻辑或者按照第一逻辑的规定逻辑地和算术地处理数据。根据本专利技术，配置装置另外构造用于，记录借助调试接口按照第二逻辑进行的对第一可编程的硬件构件的编程过程，并且在借助调试接口进行的编程过程结束后，按照第一逻辑重编程第一可编程的硬件构件，亦即通过按照第一逻辑来编程第一可编程的硬件构件而使借助调试接口进行的编程过程倒退。PLD在本专利技术的范围内理解为一种可编程的逻辑电路、特别是FPGA(现场可编程门阵列)或者CPLD(复杂可编程逻辑装置)。逻辑在本专利技术的范围内理解为一种抽象的准则，其用于逻辑地和算术地处理数据。在第一可编程的硬件构件上存在一种逻辑，在该逻辑在第一可编程的硬件构件上被编程好之后，要么以处理器指令序列的形式或者以配置可编程的逻辑电路的形式、例如FPGA存在。在配置存储器内存储有形式为信息的第一逻辑，所述第一逻辑以单义的方式定义一个用于借助配置接口按照第一逻辑对第一可编程的硬件构件进行编程的位流。借助调试接口进行的编程过程的结束在本专利技术的范围内不仅理解为该编程过程在对第二可编程的硬件构件进行完全的编程后的正常结束而且可以理解为一种阻止编程过程的按照规定的结束的中断。一些类型的可编程的硬件构件不具有分开的配置接口，因为在制造商那里仅通过调试接口规定逻辑的配置。在这种情况下可以借助一个在该硬件构件外部实现的电路提供一个单独的配置接口和一个单独的调试接口。例如该调试接口可以与一个开关连接，所述开关设置用于使该调试接口选择性地与第一外部接口连接或者与第二外部接口连接，其中，第一外部接口设置用于对可编程的硬件构件进行编程，而第二外部接口给用户提供用于调试在该可编程的硬件构件上编程的逻辑，并且其中，所述开关设置用于在所述硬件构件的编程过程期间连接调试接口与第一外部接口，并且当不发生所述硬件构件的编程过程时连接调试接口与第二外部接口。对于要求保护的本专利技术不重要的是，配置接口和调试接口是通过所述可编程的硬件构件原本作为相应单独的接口提供还是其借助在硬件构件的外部设置的电路实现。本专利技术的设备的一个优点是，用户能够除为了编程之外任意使用第一可编程的硬件构件的调试接口、特别是用于调试在第一可编程的硬件构件上编程的逻辑，其中，排除了由于借助调试接口进行的不允许的编程而导致的第一可编程的硬件构件或者其硬件环境的损坏。优选地，第一可编程的硬件构件的重编程自动地进行，并且所述设备设置用于，第一可编程的硬件构件在从记录借助调试接口进行的编程过程直到按照第一逻辑的重编程结束的整个时间段之内对于用户被封锁。因此在所述时间段之内禁止借助数据接口的数据交换。在一个优选的构造形式中，第一可编程的硬件构件具有配置监视接口，所述配置监视接口构造用于用信号表示第一可编程的硬件构件的编程过程，其中，配置装置设置用于，监视配置监视接口并且根据通过配置监视接口输出的信号记录借助调试接口进行的第一可编程的硬件构件的编程过程。根据本专利技术，配置监视接口是第一可编程的硬件构件的如下接口，借助所述接口对第一可编程的硬件构件用信号通知正在进行的编程或者编程的结束，也就是说借助所述接口能够读出，当前是否发生第一可编程的硬件构件的编程或者紧接着已经发生。特别是多个FPGA都具有专用的配置监视接口。例如Xilinx公司的FPGA提供配置毕信号，该配置毕信号在FPGA的编程进行的时期切换为逻辑的0而在该编程结束后切换为逻辑的1。但是也可能的是，通过FPGA的编程，把FPGA的一个或者多个插脚、例如数据接口构造为配置监视接口。如果例如这样设置FPGA，使得其在编程过程期间将其据接口的所有插脚都切换为逻辑的1，于是该FPGA能够被这样编程，使得在FPGA正在运行中，也就是说在处理在FPGA上编程的逻辑期间，在数据接口的确定的插脚上持续输出逻辑的0。所涉及的插脚将提供与专用的配置监视接口同样的功能性。另一种可能性是，FPGA在正在运行期间在数据接口的一个或者多个插脚上能够持续输出预定的位序列并且根据该位序列的中断来记录编程过程。根据本专利技术，第一可编程的硬件构件的每一个输出通过配置单元为记录第一可编程的硬件构件的编程过程所使用的信号的接口都是配置监视接口。对于本专利技术的主题无关紧要的是，配置监视接口是原本作为专用的配置监视接口通过第一可编程的硬件构件提供，还是其事后通过相应的措施、特别根据第一可编程的硬件构件的编程来实现。在一个特别优选的构造形式中，配置装置构造用于，在记录借助调试接口进行的编程过程后禁止、亦即结束编程过程，特别是通过打开通过该配置装置操控的开关来中断在调试接口中正在进行的、FPGA的按照第二逻辑定义的编程的位流。该构造形式是具有优点的，因为它保证，硬件构件按照第二逻辑的编程不结束，也就是说第二逻辑在任何时间点都不完全在该硬件构件上被编程，并且因此排除硬件构件以不允许的编程开始工作并且导致损坏。在一种可能的构造形式中，配本文档来自技高网...

【技术保护点】
用于部分地释放第一可编程的硬件构件(1)的调试接口(8)的设备，所述第一可编程的硬件构件特别是PLD、处理器或者PLD与处理器的组合，所述设备具有所述第一可编程的硬件构件(1)、配置装置(6)和配置存储器(14)，其中，所述第一可编程的硬件构件具有配置接口(5)、数据接口(7)和调试接口(8)，所述配置接口构造用于对第一可编程的硬件构件(1)进行编程，所述调试接口构造用于对第一可编程的硬件构件(1)进行调试和编程，其中，在配置存储器(14)上存储第一逻辑(13)，并且配置装置(6)构造用于按照第一逻辑(13)对第一可编程的硬件构件(1)进行编程，其特征在于，配置装置(6)构造用于，记录第一可编程的硬件构件(1)的借助调试接口(8)按照第二逻辑进行的编程过程并且在借助调试接口(8)进行的编程过程结束后按照第一逻辑(13)重编程第一可编程的硬件构件(1).

【技术特征摘要】
2014.07.21 DE 102014110197.9;2015.07.03 DE 10201511.用于部分地释放第一可编程的硬件构件(1)的调试接口(8)的设备，所述设备具有所述第一可编程的硬件构件(1)、配置装置(6)和配置存储器(14)，其中，所述第一可编程的硬件构件具有配置接口(5)、数据接口(7)和调试接口(8)，所述配置接口构造用于对第一可编程的硬件构件(1)进行编程，所述调试接口构造用于对第一可编程的硬件构件(1)进行调试和编程，其中，在配置存储器(14)上存储第一逻辑(13)，并且配置装置(6)构造用于按照第一逻辑(13)对第一可编程的硬件构件(1)进行编程，其特征在于，配置装置(6)构造用于，记录第一可编程的硬件构件(1)的借助调试接口(8)按照第二逻辑进行的编程过程并且在借助调试接口(8)进行的编程过程结束后按照第一逻辑(13)重编程第一可编程的硬件构件(1)。2.根据权利要求1所述的设备，其中，所述第一可编程的硬件构件是PLD、CPU或者PLD与CPU的组合。3.根据权利要求1所述的设备，其中，第一可编程的硬件构件(1)的重编程自动进行，并且第一可编程的硬件构件(1)在从记录借助调试接口(8)进行的编程过程直到按照第一逻辑(13)的重编程结束的整个时间段之内对用户封锁。4.根据权利要求1至3之一所述的设备，其中，第一可编程的硬件构件(1)具有配置监视接口(9)，所述配置监视接口构造用于用信号表示第一可编程的硬件构件(1)的编程过程，并且配置装置(6)构造用于监视配置监视接口(9)。5.根据权利要求4所述的设备，其中，配置装置(6)构造用于，在记录借助调试接口(8)进行的编程过程后禁止借助调试接口(8)进行的编程过程。6.根据权利要求5所述的设备，其中，配置装置(6)构造用于...

【专利技术属性】
技术研发人员：M·伯克尔坎普，M·德莱斯勒，
申请(专利权)人：帝斯贝思数字信号处理和控制工程有限公司，
类型：发明
国别省市：德国;DE