多级掩模电路制造及多层电路制造技术

电路制造使用多级掩模来图案化多层电路的第一导体层。第一导体图案化是要提供第一导体层与覆在多级掩模上面和位于多级掩模下中的一者的第二导体层之间的电隔离。在第二导体层覆盖多级掩模的情况下，通过底切多级掩模来提供电隔离。替代地，在第二导体位于多级掩模下的情况下，第一导体包括桥接间隙式导体，并且可通过桥接间隙式导体以及第二导体层与第一导体层之间的绝缘层两者来提供电隔离。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】多级掩模电路制造及多层电路相关申请的交叉引用无关于联邦资助研究或开发的声明无
技术介绍
多层集成电路在多种电子器件的生产及经济可行性上是日益重要的。例如，诸如但不限于有源矩阵背板及投射式电容触摸传感器之类的多层电路采用跨件(crossover)或跨桥(crossover bridge)来将电路的一部分(例如，第一电容电极)连接至多层电路的另一部分(例如，第二电容电极)，同时提供相对于多层电路的其他部分的电隔离。通常由单独的层来提供这些跨件，该单独的层通过绝缘体与多层电路的底下部分分离。在各种示例中，该绝缘体可为空气或绝缘(例如，介电)材料。【附图说明】可连同附图参照下列详细描述更易于了解根据本文所述原理的示例的各种特征，其中类似的附图标记代表类似的结构元件，且其中:图1示出了根据与本文中所述的原理一致的示例的多级掩模电路制造的方法的流程图。图2A示出了根据与本文中所述的原理一致的示例的多层电路在多级掩模电路制造期间的截面图。图2B示出了根据与本文中所述的原理一致的示例的图2A中所示的多层电路在蚀刻第一导体层之后的截面图。图2C示出了根据与本文中所述的原理一致的示例的图2B中所示的多层电路在沉积第二导体层之后的截面图。图2D示出了根据与本文中所述的原理一致的示例的图2C中所示的多层电路在用另一掩模材料覆盖第二导体层之后的截面图。图2E示出了根据与本文中所述的原理一致的示例的图2D中所示的多层电路接着侵蚀另一掩模材料之后的截面图。图2F示出了根据与本文中所述的原理一致的示例的图2E中所示的多层电路接着蚀刻第二导体层的暴露部分之后的截面图。图2G示出了根据与本文中所述的原理一致的示例的图2F中所示的多层电路在移除掩模材料之后的截面图。图3示出了根据与本文中所述的原理一致的另一示例的一多级掩模电路制造的方法的流程图。图4A示出了根据与本文中所述的原理一致的示例的多层电路在根据多级掩模电路制造方法的制造期间的截面图。图4B示出了根据与本文中所述的原理一致的示例的图4A中所示的多层电路在蚀刻之后的截面图。图4C示出了根据与本文中所述的原理一致的示例的图4B中所示的多层电路在侵蚀多级掩模之后的截面图。图4D示出了根据与本文中所述的原理一致的示例的图4C中所示的多层电路接着蚀刻之后的截面图。图5示出了根据与本文中所述的原理一致的示例的桥接间隙式导体的平面图。图6A示出了根据与本文中所述的原理一致的示例的投射式电容触摸传感器的平面图。图6B示出了根据与本文中所述的原理一致的示例的图6A中所示的投射式电容触摸传感器的一部分的立体图。图7A示出了根据与本文中所述的原理一致的示例的投射式电容触摸传感器的一部分的展开立体图。图7B示出了根据与本文中所述的原理一致的示例的图7A中所示的投射式电容触摸传感器的部分的平面图。图8示出了根据与本文中所述的原理一致的示例的电路制造系统。特定示例具有添加或取代上述附图中所示的特征的其他特征。这些及其他特征参照上列图式详述于下文。【具体实施方式】根据本文中所述的原理的示例提供使用多级掩模的电路制造。具体地，根据本文中所述的原理的示例提供多级掩模电路制造以产生多层电路。本文中所述的多级掩模电路制造的示例可被用来制造多层构造或电路，诸如但不限于，有源矩阵背板及触摸屏传感器(例如，电容触摸传感器)。在各种示例中，多级掩模电路制造可提供位于电路的各部分之间的跨桥，其中跨桥与在跨桥下面通过的电路的一部分电隔离。在一些示例中，多级掩模电路制造可提供用于触摸屏显示器中的投射式电容触摸传感器以及用于各种生物识别应用的基于投射式电容触摸的指纹传感器中的一者或两者的制造。具体地，本文中所述的多级掩模电路制造可产生具有足够小使得触摸屏显示器中所用的投射式电容触摸传感器也可被用作指纹传感器的特征的电路。例如，所制造的电路(例如，投射式电容触摸传感器)可具有比对于其他电路制造方法而言可能的尺寸小且在一些示例中小得多的尺寸。可例如使用根据本文中所述的原理的多级掩模电路制造来实现具有小于约5微米的特征尺寸以及优于约正负3微米的对准公差的电路。传统的制造方法可能难以实现小尺寸以及紧密的对准公差。例如，通常难以对准及蚀刻通常用于投射式电容触摸传感器的传统制造方法中的基板的相对侧上的图案。同样地，在传统多层制造方法中会难以作出从层至层的对准。此外，根据各种示例，多级掩模电路制造并未仰赖于相互蚀刻选择性来限定及制造多层电路。具体地，可根据本文中所述的原理来制造具有两个或更多个导体层的多层电路。不同于可采用多级掩模的传统的电路制造，可基本上独立于覆盖的第二导体层的图案来实现第一导体层的图案而不需要第一及第二导体层展现相互蚀刻选择性。例如，第一导体层及第二导体层中的每一个可包含相同材料。在本文中，‘蚀刻(etching)’及‘蚀刻(etch) ’被分别定义为使用掩模的选择性材料移除的过程及结果。具体地，掩模被明确地用来限定由蚀刻选择性地移除的材料的一部分，如本文中所限定及使用的。例如，蚀刻可采用蚀刻剂(例如，湿蚀刻剂或干蚀刻剂)来移除被覆盖的掩模中的开口所暴露的材料的一部分，通过该开口，蚀刻作用于该材料。相比之下，按照定义且如本文中所使用的，‘侵蚀’为材料的基本上非选择性的移除。具体地，术语‘侵蚀’在本文中连同从材料的整个表面基本上非选择性地移除材料来作使用，而术语‘蚀刻(etching)’或‘蚀刻(etch) ’特别指代在范围上被限制于由掩模中的开口所限定的表面的特定区域或部分的材料移除。例如，当掩模被用来限制导体层的一部分的移除时，移除被称为‘蚀刻导体层’。在使用掩模以用于蚀刻第一导体层中所暗示的是用于暴露第一导体层的一部分的掩模中的开口。另一方面，侵蚀(例如，基板上的)一层或多层中的材料并不限于掩模中的开口或更概括地限于受侵蚀的材料的暴露部分。相反，侵蚀是一般应用于材料的整体(或材料的至少整个表面)的材料移除。然而，虽然侵蚀影响对其施加侵蚀的材料的整体表面或从材料的整体表面移除材料，但侵蚀可能未移除所有材料(例如，在垂直维度上)且进一步可能未施加至基板上的其他材料，如本文中所限定的。具体地，可选择性地侵蚀材料层以仅移除在材料的表面附近的预定部分的材料，其中该预定部分由垂直地延伸至材料中的受控制深度所表征。因此，侵蚀可被用来从材料的表面移除预定厚度的材料。进一步，当该材料被侵蚀移除时，其他暴露的材料(例如，被侵蚀暴露)可能未被侵蚀所移除。例如，侵蚀掩模材料可暴露下面的导体层的一部分。然而，在侵蚀期间，下面的导体层的暴露部分可基本上未受侵蚀所影响(即，未被移除)。在本文中，‘多级掩模’并定义为用于蚀刻中的光刻掩模，该光刻掩模在掩模的不同区域中具有不只一个掩模‘级’或厚度。具体地，在多级掩模的第一区域中，掩模可具有第一厚度，而在第二区域中，多级掩模具有第二厚度，第二厚度不同于(例如，厚于)第一厚度。第一厚度可被称为第一级且第二厚度可被称为第二级，如本文中所限定的。例如，自对准压印光刻(SAIL)通常采用多级掩模，如本文中所限定及使用的。根据各种示例，多级掩模可具有两或更多级。在一些示例中，掩模还可具有开口，这些开口暴露在其上设有或施加有掩模的下面的材料或基板或下面的层的一部分。这些开口可被称为零级，例如，本文档来自技高网...

【技术保护点】
一种多级掩模电路制造的方法，所述方法包括：使用多级掩模来图案化多层电路的第一导体层，所述第一导体层图案化提供下列中的一者：提供所述第一导体层与覆盖所述多级掩模的第二导体层之间的电隔离，所述电隔离是通过底切所述多级掩模来提供的；以及提供所述第一导体层与位于所述多级掩模下的第二导体层之间的电隔离，所述第一导体层包括桥接间隙式导体，所述电隔离是通过所述桥接间隙式导体以及所述第二导体层与所述第一导体层之间的绝缘层两者来提供的。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：P·梅，C·P·陶西格，M·阿尔曼扎沃克曼，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国;US