非易失性半导体存储装置及其改写方法制造方法及图纸

在能够实现以比特为单位的双向改写的非易失性半导体存储装置中，使存储单元的耐久特性以及数据保持特性提高，同时高速地实施改写动作。设置与写入状态的变化的数量相应的逻辑电路(203、204)，并行地实施改写开始时的存储器读出数据(RO)和被给予的写入数据(DIN)的比较，使表示数据改写的要否的改写比特信息的生成高速化。此外，在存储器电改写实施后，基于保持在内部存储电路(205、206)中的改写比特信息来实施改写判定，由此防止针对改写完成的存储单元的无用的追加写入。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及实现非易失性半导体存储装置的耐久特性以及数据保持特性的提高和改写的高速化的技术。
技术介绍
伴随近年来微型计算机的处理的高速化、非易失性半导体存储装置的大容量化，强烈要求非易失性半导体存储装置的改写高速化。作为闪存的改写方法，使用如下方法:在改写开始时暂时实施读出，在对存储单元(cell)的写入状态进行了判定之后，进行擦除或写入。通过使用该方法，来削减闪存的擦除次数、程序运行次数，使耐久特性提高。此外，对于在改写开始时已经写入了期待值的存储单元，不进行改写电压的施加，因此带来数据保持特性的提高。例如，在专利文献1中，在闪存的改写时，在不需要数据写入前的预写动作(pre-writing)、擦除动作的情况下省略这些动作，由此延迟到达数据改写次数的限制值，抑制可靠性的劣化，而且缩短平均的数据改写时间。在先技术文献专利文献专利文献1:JP特开平8-221994号公报
技术实现思路
近年来，ReRAM(resistancerandom access memory，电阻式随机存取存储器)、MRAM(magnetoresistive random access memory本文档来自技高网...

【技术保护点】
一种非易失性半导体存储装置，具备：非易失性存储器阵列，其具有各自具有多个写入状态的多个存储单元；解码电路，其选择所述非易失性存储器阵列中的至少1个存储单元；读出电路，其从所选择的所述存储单元得到读出数据；改写比特信息生成电路，其基于所述读出数据和被给予的写入数据，生成表示数据改写的要否的改写比特信息；和数据改写电路，其基于所生成的所述改写比特信息，进行所选择的所述存储单元的数据改写，所述改写比特信息生成电路，按照所述多个存储单元各自的每个写入状态的变化样式，具有由内部存储电路、选择电路、和逻辑电路构成的组件，所述内部存储电路保持所生成的所述改写比特信息，所述选择电路选择并输出所述写入数据和保持...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：石飞百合子，诹访仁史，
申请(专利权)人：松下知识产权经营株式会社，
类型：发明
国别省市：日本;JP