本发明专利技术涉及一种基于FPGA的数字锁相放大器的实现方法，包括：正交参考信号发生模块，载波信号合成模块，CIC梳状滤波器模块，FIR低通滤波器模块，CORDIC矢量运算模块。正交参考信号发生模块产生与目标信号同频的单位幅值的正交三角函数SIN和COS波。原始信号与正交参考信号SIN，COS通过载波合成模块进行乘积运算，产生两路载波信号。这两路载波信号各自分别通过CIC梳状滤波器模块进行降频，再通过FIR低通滤波器模块进行滤波处理后，经过CORDIC矢量运算模块进行解调及矢量运算，获得目标信号的幅值和相位。本发明专利技术克服了常规数字锁相放大器中单路参考信号相位与目标信号必须同相位这一要求。
【技术实现步骤摘要】
本专利技术涉及信号处理领域，具体涉及微弱信号的检测与处理中的一种基于FPGA 的数字锁相放大器的实现方法。
技术介绍
相对于其他的微弱信号检测方法，锁相放大器具有更高的稳定性和灵活性。锁相 放大器利用信号的相关性来提取信号，相关性检测可W最大限度的压缩带宽，抑制噪声。传 统的锁相放大器采用模拟元器件来实现，但送样会引进更多的噪声。目前，数字锁相放大器 得到越来越多的应用。 但常规的数字锁相放大器的参考信号的相位要求与目标信号一致，不仅在一定程 度上增加了系统的复杂性，还降低了数字锁相放大器的检测精度。FPGA，即现场可编程口阵列，其内部由大量的口阵列组成，可W进行各种复杂的数 字信号处理运算，数据并行处理的硬件结构是其在数字信号处理领域的优势。 将FPGA应用于数字锁相放大器，充分发挥了FPGA在数字信号处理方面的优势，进 一步提高了数字锁相放大器的性能。
技术实现思路
本专利技术的目的在于解决常规数字锁相放大器参考信号相位与目标信号必须同相 位的不足，提出一种WFPGA技术为基础，低功耗，低成本，检测精度高的数字锁相放大器的 实现方法。 本专利技术为实现上述目的所采用的技术方案是：一种基于FPGA的数字锁相放大器 的实现方法，在FPGA中W功能模块的方式实现，具体包括： 产生与目标信号同样频率且相位无关的、单位幅值的正交H角函数SIN波、COS 波，作为数字锁相放大器的正交参考信号； 依据相关性检测原理，将数字锁相放大器输入端的待检测信号分别与两路正交参 考信号进行乘积运算，产生两路载波信号； 对每路载波信号进行低通滤波处理，从而达到消除交流分量，保留直流分量的目 的； 采用CORDIC算法对滤波后的信号进行解调，并进行矢量运算，从而获得目标信号 的幅值和相位。 所述对每路载波信号进行低通滤波处理，从而达到消除交流分量，保留直流分量 的目的，具体为；对每路载波信号通过CIC梳状滤波器进行降低频率处理，再由FIR低通滤 波器进行滤波。 所述CIC梳状滤波器的阶数取决于目标信号频率与系统采样率之间的关系，具体 为： 本专利技术具有W下优点及有益效果： 1.本专利技术中的两路参考信号克服了常规数字锁相放大器中单路参考信号相位与 目标信号必须同相位送一要求； 2.采用CIC梳状滤波器与FIR低通滤波器相结合的特点，提高了滤波器的品质因 数，进一步提高了数字锁相放大器的检测精度。【附图说明】 图1为本专利技术的结构框图。【具体实施方式】 下面结合附图及实施例对本专利技术做进一步的详细说明。 本专利技术所涉及的一种基于FPGA的数字锁相放大器的实现方法，通过对原始信号 与正交参考信号乘积运算得到的载波信号，进行CIC梳状滤波器降频，FIR低通滤波器滤 波，再通过CO畑IC矢量运算，从而得到目标信号的幅值和相位。[002。 如图1所示，基于FPGA的数字锁相放大器的实现方法主要包括正交参考信号发生 模块、载波合成模块、CIC梳状滤波器模块、FIR低通滤波器模块和CORDIC矢量运算模块。 正交参考信号发生模块，产生与目标信号同样频率的单位幅值的正交H角函数 SIN，COS波，作为数字锁相放大器的正交参考信号，参考信号与目标信号具有相位无关性。 两路正交参考信号有效地解决了常规数字锁相放大器中单路参考信号相位与目标信号必 须同相位的问题。 载波合成模块，依据相关性检测原理，将原始信号分别与两路正交参考信号进行 乘积运算，达到减弱非相关性信号强度的效果，产生两路载波信号。 CIC滤波器模块，分别对两路载波信号进行降频处理。该滤波器的阶数取决于目标 信号频率与系统采样率之间的关系；对于目标信号频率远高于系统采样频率的情况，该模 块使FIR低通滤波器可W通过更少的阶数，减少波形建立时间的同时，有效地提高了FIR低 通滤波器的滤波性能。 FIR低通滤波器模块，对载波信号进行低通滤波，消除交流分量，保留直流分量。其 低通滤波性能是数字锁相放大器的关键指标，决定锁相放大器检测的高精度。 CORDIC矢量运算模块，采用CORDIC算法对滤波后的信号进行解调，并进行矢量运 算，从而获得目标信号的幅值和相位。CORDIC算法是已有的算法，具体可参考《数字信号处 理的FPGA实现》（（美）贝耶尔著，刘凌译，2011-3-1)。【主权项】1. 一种基于FPGA的数字锁相放大器的实现方法，其特征在于，在FPGA中w功能模块的 方式实现，具体包括： 产生与目标信号同样频率且相位无关的、单位幅值的正交Η角函数SIN波、COS波，作 为数字锁相放大器的正交参考信号； 依据相关性检测原理，将数字锁相放大器输入端的待检测信号分别与两路正交参考信 号进行乘积运算，产生两路载波信号； 对每路载波信号进行低通滤波处理，从而达到消除交流分量，保留直流分量的目的； 采用C0RDIC算法对滤波后的信号进行解调，并进行矢量运算，从而获得目标信号的幅 值和相位。2. 根据权利要求1所述的一种基于FPGA的数字锁相放大器的实现方法，其特征在于， 所述对每路载波信号进行低通滤波处理，从而达到消除交流分量，保留直流分量的目的，具 体为：对每路载波信号通过CIC梳状滤波器进行降低频率处理，再由FIR低通滤波器进行滤 波。3. 根据权利要求2所述的一种基于FPGA的数字锁相放大器的实现方法，其特征在于， 所述CIC梳状滤波器的阶数取决于目标信号频率与系统采样率之间的关系，具体为：【专利摘要】本专利技术涉及一种基于FPGA的数字锁相放大器的实现方法，包括：正交参考信号发生模块，载波信号合成模块，CIC梳状滤波器模块，FIR低通滤波器模块，CORDIC矢量运算模块。正交参考信号发生模块产生与目标信号同频的单位幅值的正交三角函数SIN和COS波。原始信号与正交参考信号SIN，COS通过载波合成模块进行乘积运算，产生两路载波信号。这两路载波信号各自分别通过CIC梳状滤波器模块进行降频，再通过FIR低通滤波器模块进行滤波处理后，经过CORDIC矢量运算模块进行解调及矢量运算，获得目标信号的幅值和相位。本专利技术克服了常规数字锁相放大器中单路参考信号相位与目标信号必须同相位这一要求。【IPC分类】H03F7/00, H03L7/00【公开号】CN105322903【申请号】CN201410380672【专利技术人】于海斌, 曾鹏, 石刚, 荣亮, 赵伟, 叶鼎 【申请人】中国科学院沈阳自动化研究所【公开日】2016年2月10日【申请日】2014年8月4日本文档来自技高网...
【技术保护点】
一种基于FPGA的数字锁相放大器的实现方法，其特征在于，在FPGA中以功能模块的方式实现，具体包括： 产生与目标信号同样频率且相位无关的、单位幅值的正交三角函数SIN波、COS波，作为数字锁相放大器的正交参考信号； 依据相关性检测原理，将数字锁相放大器输入端的待检测信号分别与两路正交参考信号进行乘积运算，产生两路载波信号； 对每路载波信号进行低通滤波处理，从而达到消除交流分量，保留直流分量的目的； 采用CORDIC算法对滤波后的信号进行解调，并进行矢量运算，从而获得目标信号的幅值和相位。
【技术特征摘要】
【专利技术属性】
技术研发人员：于海斌，曾鹏，石刚，荣亮，赵伟，叶鼎，
申请(专利权)人：中国科学院沈阳自动化研究所，
类型：发明
国别省市：辽宁;21
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。