一种RS码编码器及编码方法技术

本发明专利技术公开了一种RS码编码器及编码方法，包括RS码并行生成多项式系数计算模块、RS码符号串并转换模块、RS码并行计算使能产生模块和RS码符号并行计算模块；RS码并行生成多项式系数计算模块接受任意RS码生成多项式系数，完成并行生成多项式系数计算，将并行生成多项式系数传递给RS码符号并行计算模块；RS码符号串并转换模块对输入待编码信息完成串并转换，输出并行RS码信息符号；计算使能产生模块根据输入配置参数及数据时钟产生RS码并行计算模块使能信号；RS码符号并行计算模块根据RS码并行生成多项式系数及计算使能完成并行RS码校验符号计算；本发明专利技术适用于基于FPGA的高速调制器的高速RS编码，并且支持定义在不同有限域上的RS码码率自适应编码。

【技术实现步骤摘要】

本专利技术涉及一种RS码编码器及编码方法，属于数字信息传输

技术介绍
在通信系统前向纠错编码技术中，RS(Reed-Solomon)码是一种非二进制分组循环 码，具有较好的抗突发错误能力。在基于FPGA的高速数据调制器开发时，通常采用RS码完 成数据的信道编码，提高信息传输的有效性。 RS码是一种多进制BCH码，采用移位寄存器结构实现，其运算均在给定的有限域 上进行。有限域由域多项式确定其运算方式，RS码编码由码长n、信息符号长度k确定其生 成多项式。当对编码速率要求超过FPGA程序串行最大处理速率时，由于受FPGA工作时钟 限制，需要W并行方式进行编码。现有的并行编码方法可分为两类：码字级并行编码及符号 级并行编码。码字级并行编码方法相当于采用多个RS串行编码器同时进行编码，W达到较 高的编码数据吞吐率，将占用大量的芯片资源；符号级并行编码方法通过每次完成多个符 号的编码运算实现并行编码，进行符号级并行编码时，涉及到RS符号在有限域上的并行乘 法运算。 在采用FPGA实现有限域的乘法时，通常有两种方式，一种则是利用FPGA逻辑资源 实现有限域乘法器，每个FP本文档来自技高网...

【技术保护点】
一种RS码编码器，其特征在于：包括RS码并行生成多项式系数计算模块、RS码并行计算使能产生模块、RS码符号串并转换模块和RS码符号并行计算模块；所述的RS码并行生成多项式系数计算模块在n‑k个m位宽的寄存器R0～Rn‑k‑1构成的线性反馈移位寄存器结构中完成并行生成多项式系数计算，其中n为RS码码长，k为RS码信息符号数，m为RS符号位宽，p为符号并行度，RS码并行生成多项式系数计算模块在加载有限域域多项式信号有效时，寄存器R0～Rn‑k‑1分别初始化为RS码生成多项式系数g1～gn‑k，利用外部输入的RS码生成多项式系数完成p次并行生成多项式系数计算，并将计算得到的RS码并行生成多项式系数输...

【技术特征摘要】

【专利技术属性】
技术研发人员：谭卓越，单琦，孟祥国，靳云，李璇，
申请(专利权)人：航天恒星科技有限公司，
类型：发明
国别省市：北京;11