本发明专利技术公开了一种阵列基板上的扫描驱动电路，包括多级级联电路，每级级联电路输入本级对应的时钟信号，输出本级扫描信号和本级级联信号，不同级联电路之间通过级联信号连接；多个抵消电路，每个抵消电路对应一级级联电路，对应本级级联电路的抵消电路输入相邻级级联电路所对应的时钟信号，输出抵消信号，抵消信号抵消本级级联电路输出的本级扫描信号的一部分，使得所有相邻的两级级联电路所输出的扫描信号之间不重叠。本发明专利技术还公开了一种阵列基板。通过上述方式，本发明专利技术能够在本级级联电路对应的时钟信号与相邻级级联电路对应的时钟信号的重叠部分脉冲作用期间拉低本级扫描信号，使得相邻两级扫描信号没有重叠，可以用于驱动广视角VA液晶。
【技术实现步骤摘要】
本专利技术涉及显示领域，特别是涉及一种阵列基板上的扫描驱动电路及阵列基板。
技术介绍
垂直配向(Vertical Alignment, VA)液晶具有高对比度，快速响应时间和高穿透率等优点，目前已经得到了广泛的应用。通常将VA液晶的每一个像素分为两个区，其中一个区(主区)和正常的普通像素相同，第二个区(从区)通过电路设计产生与第一个区的电压差，从而实现改善VA液晶广视角表现的效果。采用这种设计的像素一般使用两条扫描线，其中第一条扫描线分别对像素的两个区进行正常的充电，第二条扫描线控制一个TFT对从区进行电荷共享，从而实现两个区像素电极之间的电压差。由于两条扫描线会占用一部分空间，降低开口率，所以后续的改进方案中，将第二条扫描线和下一级像素的扫描线进行了合并，提高了开口率。但这样的设计要求两条扫描线不能同时开启，否则主区和从区的电压差不能产生，不能实现改善视角的目的。现有的大尺寸面板GOA电路设计中，由于电路负载等因素，往往都采用4时钟信号，6时钟信号甚至8时钟信号的多个时钟信号设计，使得相邻两级本级扫描信号的波形之间存在一定重叠，如图1所示，即相邻两级的扫描线会同时开启一段时间，没有办法满足上述广视角VA液晶的驱动需求。
技术实现思路
本专利技术主要解决的技术问题是提供一种阵列基板上的扫描驱动电路及阵列基板，能够解决现有技术中扫描驱动电路输出的本级扫描信号无法用于驱动广视角VA液晶的问题。为了解决上述技术问题，本专利技术采用的一个技术方案是:提供一种阵列基板上的扫描驱动电路，包括:多级级联电路，每级级联电路输入本级对应的时钟信号，输出本级扫描信号和本级级联信号，不同级联电路之间通过级联信号连接；多个抵消电路，每个抵消电路对应一级级联电路，对应本级级联电路的抵消电路输入相邻级级联电路所对应的时钟信号，输出抵消信号，抵消信号抵消本级级联电路输出的本级扫描信号的一部分，使得所有相邻的两级级联电路所输出的扫描信号之间不重叠。其中，抵消电路包括第一晶体管，第一晶体管的控制端连接相邻级级联电路所对应的时钟信号，第一晶体管的第一连接端连接恒压低电位Vss，第一晶体管的第二连接端连接本级扫描信号。其中，抵消电路包括第二晶体管、第三晶体管、第四晶体管和第五晶体管；第二晶体管的第一连接端连接相邻级级联电路所对应的时钟信号，第二晶体管的控制端连接第一控制信号，第二晶体管的第二连接端连接第三晶体管的控制端，第三晶体管的第一连接端连接恒压低电位Vss，第三晶体管的第二连接端连接本级扫描信号；第四晶体管的第一连接端连接相邻级级联电路所对应的时钟信号，第四晶体管的控制端连接第二控制信号，第四晶体管的第二连接端连接第五晶体管的控制端，第五晶体管的第一连接端连接恒压低电位Vss，第五晶体管的第二连接端连接本级扫描信号；其中第一控制信号和第二控制信号的相位相反，第一控制信号和第二控制信号的频率小于时钟信号的频率。其中，抵消电路包括第六晶体管、第七晶体管、第八晶体管和第九晶体管；第六晶体管的第一连接端连接一相邻级级联电路所对应的时钟信号，第六晶体管的控制端连接正向扫描信号，第六晶体管的第二连接端连接第七晶体管的控制端，第七晶体管的第一连接端连接恒压低电位Vss，第七晶体管的第二连接端连接本级扫描信号；第八晶体管的第一连接端连接另一相邻级级联电路所对应的时钟信号，第八晶体管的控制端连接反向扫描信号，第八晶体管的第二连接端连接第九晶体管的控制端，第九晶体管的第一连接端连接恒压低电位Vss，第九晶体管的第二连接端连接本级扫描信号。其中，级联电路包括一输出晶体管，输出晶体管的控制端连接控制节点，第一连接端连接本级对应的时钟信号，第二连接端连接本级扫描信号；配置输出晶体管和对应的抵消电路中连接恒压低电位Vss和本级扫描信号的晶体管的导通电阻比值，以使得相邻级级联电路所对应的时钟信号和本级对应的时钟信号的重叠部分脉冲作用期间，本级扫描信号的电位无法打开本级扫描信号连接的用于电荷共享的TFT。其中，时钟信号一共有m组，其中m为偶数，每个时钟信号的占空比均为50% ;本级级联电路为第η级，其中η为正整数，本级级联电路连接第n-m/2级级联电路输出的级联信号ST (n-m/2)和第n+m/2级级联电路输出的级联信号ST(n+m/2)。为了解决上述技术问题，本专利技术采用的另一个技术方案是:提供一种阵列基板，包括:以上任一项所述的扫描驱动电路。其中，阵列基板进一步包括若干个阵列排布的像素，每个像素包括主区和从区，主区包括第一像素电极和第一 TFT，从区包括第二像素电极、耦合电容、第二 TFT和第三TFT ;每个像素的主区中，第一 TFT的控制端连接像素所在行对应的级联电路输出的本级扫描信号，第一 TFT的第一连接端连接像素所在列对应的数据线，第一 TFT的第二连接端连接第一像素电极；每个像素的从区中，第二 TFT的控制端连接像素所在行对应的级联电路输出的本级扫描信号，第二 TFT的第一连接端连接像素所在列对应的数据线，第二 TFT的第二连接端连接第二像素电极和第三TFT的第一连接端，第三TFT的控制端连接第像素所在行的下一行对应的级联电路输出的扫描信号，第三TFT的第二连接端连接耦合电容。其中，阵列基板进一步包括与像素行对应的扫描线，每个像素的第一 TFT的控制端和像素所在行上一行的所有像素的第三TFT的控制端通过同一条扫描线连接像素所在行对应的级联电路输出的本级扫描信号。本专利技术的有益效果是:在本级级联电路对应的时钟信号与相邻级级联电路对应的时钟信号的重叠部分脉冲作用期间，即当本级级级联电路对应的时钟信号和相邻级联电路对应的时钟信号均为高电位时，抵消电路输出的抵消信号抵消本级扫描信号，即将本级扫描信号从高电位下拉至低电位，使得相邻两级级联电路输出的扫描信号没有重叠，在不改变时钟信号的情况下可以用于驱动广视角VA液晶。【附图说明】图1是现有技术中使用4时钟信号的GOA电路的时序图；图2是本专利技术扫描驱动电路第一实施例的结构框图；图3是本专利技术扫描驱动电路第二实施例的电路图；图4是本专利技术扫描驱动电路第二实施例中抵消电路接入CK(1-l)的时序图；图5是本专利技术扫描驱动电路第二实施例中抵消电路接入CK(i+1)的时序图；图6是本专利技术扫描驱动电路第二实施例的电路图；图7是本专利技术扫描驱动电路第四实施例的电路图；图8是本专利技术扫描驱动电路第四实施例的时序图；图9是本专利技术阵列基板第一实施例的结构图。【具体实施方式】如图2所示，本专利技术扫描驱动电路的第一实施例包括:多级级联电路1、多个抵消电路2，每个抵消电路2对应一级级联电路I。本实施例中的扫描驱动电路位于阵列基板上，用于通过扫描线向像素输出本级扫描信号。每级级联电路I输入本级对应的时钟信号CK(i)，输出当前第1页1 2 3 4 本文档来自技高网...
【技术保护点】
一种阵列基板上的扫描驱动电路，其特征在于，包括：多级级联电路，每级所述级联电路输入本级对应的时钟信号，输出本级扫描信号和本级级联信号，不同所述级联电路之间通过所述级联信号连接；多个抵消电路，每个所述抵消电路对应一级所述级联电路，对应本级级联电路的所述抵消电路输入相邻级级联电路所对应的时钟信号，输出抵消信号，所述抵消信号抵消所述本级级联电路输出的本级扫描信号的一部分，使得所有相邻的两级级联电路所输出的扫描信号之间不重叠。
【技术特征摘要】
【专利技术属性】
技术研发人员：杜鹏，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。