本发明专利技术公开了一种液晶显示装置及其显示面板。该显示面板包括：显示区；扇出区，与显示区的至少一侧相连；其中，扇出区包括至少一组扇出走线，每组扇出走线包括多条走线，多条走线包括交替设置的第一层金属走线和第二层金属走线，相邻设置的第一层金属走线和第二层金属走线部分重叠。通过以上方式，本发明专利技术能够减少每组扇出走线的所有走线之间的RC延时，提高显示质量。
【技术实现步骤摘要】
本专利技术涉及液晶显示
，特别是涉及一种液晶显示装置及其显示面板。
技术介绍
在显示面板设计中，一组扇出区的边缘区域和中间区域的阻抗差异比较大。 由于扇出区的阻抗差异太大，导致显示面板的数据线或者扫描线出现RC延时不 均，进而引起显示面板在显示时，显示面板的中间部分与两侧部分出现差异，出现混色色偏 或者亮斑。
技术实现思路
本专利技术实施例提供了一种液晶显示装置及其显示面板，能够减少每组扇出走线的 所有走线之间的RC延时，提尚显不质量。 本专利技术提供一种显示面板，其包括： 显示区； 扇出区，与显示区的至少一侧相连； 其中，扇出区包括至少一组扇出走线，每组扇出走线包括多条走线，多条走线包括 交替设置的第一层金属走线和第二层金属走线，相邻设置的第一层金属走线和第二层金属 走线部分重叠。 其中，多条走线包括N条走线，N条走线中的第一条走线与第二条走线部分重叠， 第一条走线与第二条走线重叠的宽度满足以下关系： a!= p fS 其中，P1为相邻的两条走线的顶端之间的距离；S为同层的金属走线之间的最小距 离。 其中，N条走线中的第二条走线与第三条走线部分重叠，第二条走线与第三条走线 重叠的宽度满足以下关系： 其中，P2为相邻的两条走线的底端之间的距离；h为扇出区的高度；θ为扇出区的 斜线区的角度。 其中，N条走线中的第η条走线与第n+1条走线部分重叠，第η条走线与第n+1条 走线重叠的宽度满足以下关系： 其中，η为大于2的整数；Ln满足以下关系： 其中，N条走线的顶端与显示面板的驱动电路连接，N条走线的底端与显示区连 接。 其中，N条走线的奇数条走线为第一层金属走线，N条走线的偶数条走线为第二层 金属走线。 其中，N条走线的第一条走线和第N条走线为虚拟走线。 其中，N条走线的阻抗因子相等。 本专利技术还提供一种液晶显示装置，其包括上述的显示面板。 通过上述方案，本专利技术的有益效果是：本专利技术的扇出区包括至少一组扇出走线，每 组扇出走线包括多条走线，多条走线包括交替设置的第一层金属走线和第二层金属走线， 相邻设置的第一层金属走线和第二层金属走线部分重叠，能够减少第一金属走线和第二金 属走线之间的RC延时，提高显示面板的显示质量。【附图说明】 为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使 用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于 本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他 的附图。其中： 图1是本专利技术第一实施例的显示面板的结构示意图； 图2是图1所示扇出走线的结构示意图； 图3是本专利技术第一实施例的液晶显示装置的结构示意图。【具体实施方式】 下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部实施例。基于本 专利技术中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他 实施例，都属于本专利技术保护的范围。 请参见图1，图1是本专利技术第一实施例的显示面板的结构示意图。如图1所述，本 实施例所揭示的显示面板包括显示区11以及扇出区12,其中扇出区12与显示区11的至少 一侧相连。 在显示面板上进一步设置有栅极驱动电路13以及源极驱动电路14,栅极驱动电 路13和源极驱动电路14通过C0F(Chip On Film，覆晶薄膜）设置在显示面板上。 显示区11用于显示影像，其包括多条扫描线111和多条数据线112,多条扫描线 111和多条数据线112相交设置在显示区11内，以形成多个像素单元113。每个像素单元 113包括至少一个像素电极114和至少一个薄膜晶体管Tl，薄膜晶体管Tl的栅极与相应的 扫描线111连接，薄膜晶体管Tl的源极与相应的数据线112连接，薄膜晶体管Tl的漏极与 像素电极114连接。当薄膜晶体管Tl的栅极接收到的栅极驱动信号为高电平时，薄膜晶体 管Tl导通，像素电极114通过数据线112进行充电。 栅极驱动电路13会先通过扇出区12输出扫描信号至扫描线111，以使得第一行像 素单元113的薄膜晶体管Tl导通，同时源极驱动电路1通过扇出区12输出数据信号至数 据线112,以使第一行像素单元113的像素电极114根据各自所需的数据信号进行充电，以 显示不同的灰阶；接下来栅极驱动电路13输出扫描信号将第二行像素单元113的薄膜晶体 管Tl打开，再由源极驱动电路14经第二行的薄膜晶体管Tl对第二行的像素电极114进行 充电；如此依序下去，直至显示区11的所有像素电极114都充电完成，再从第一行像素单元 113开始重新扫描。 优选地，扇出区12与显示区11的两侧115和116相连。其中，扇出区12包括至 少一组扇出走线121，每组扇出走线121包括多条走线122。 请再参见图2,图2是图1所示扇出走线的结构示意图。本实施例是以源极驱动电 路14作为说明，实际应用上，其他设置在显示面板上具有多个引脚的芯片，例如栅极驱动 电路13,也可以应用在依据本专利技术概念做出的设计结构。 多条走线122包括交替设置的第一层金属走线Ml和第二层金属走线M2,例如第一 层金属走线Ml采用GE制程制得，第二层金属走线M2采用SE制程制得。第一层金属走线 Ml和第二层金属走线M2彼此绝缘，并且相邻设置的第一层金属走线Ml和第二层金属走线 M2部分重叠。 如图2所示，一组扇出走线121包括N条走线122,其中N为大于或等于1的整数。 优选地，N条走线122的奇数条走线为第一层金属走线Ml，N条走线122的偶数条走线为第 二层金属走线M2 ;即N条走线122中的第一条走线122、第三条走线122、第五条走线122等 奇数条走线为第一层金属走线Ml ;N条走线122中的第二条走线122、第四条走线122、第六 条走线122等偶数条走线为第二层金属走线M2。在其他实施例中，本领域的普通技术人员 完全可以将N条走线122的奇数条走线设置为第二层金属走线M2, N条走线122的偶数条 走线设置为第一层金属走线Ml。 在本实施例中，相邻设置的两条走线122部分重叠。N条走线122中的第一条走线 122和第二条走线122的走线部分重叠，第一条走线122与第二条走线122重叠的宽度为 a1;N条走线122中的第二条走线122和第三条走线122的走线部分重叠，第二条走线122 与第三条走线122重叠的宽度为a 2;依次类推，N条走线122中的第n-1条走线122和第η 条走线122的走线部分重叠，第η-1条走线122与第η条走线122重叠的宽度为anl。其 中，η小于或等于N。 N条走线122的顶端当前第1页1 2 本文档来自技高网...
【技术保护点】
一种显示面板，其特征在于，所述显示面板包括：显示区；扇出区，与所述显示区的至少一侧相连；其中，所述扇出区包括至少一组扇出走线，每组所述扇出走线包括多条走线，所述多条走线包括交替设置的第一层金属走线和第二层金属走线，相邻设置的所述第一层金属走线和所述第二层金属走线部分重叠。
【技术特征摘要】
【专利技术属性】
技术研发人员：王聪，杜鹏，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。