在此公开一种结合有氢量减少的含硅层的金属氧化物薄膜晶体管及其制作方法。所述薄膜晶体管可包括基板、金属氧化物半导体层、基本不含氢的沟道接合面层以及所述沟道接合面层上形成的含硅的覆盖层。用于制造薄膜晶体管的方法可以包括：将金属氧化物半导体层沉积在基板上；激活含SiF4的沉积气体，从而形成被激活的沉积气体；将所述被激活的沉积气体递送到所述基板上，从而沉积含SiOF的沟道接合面层；以及将覆盖层沉积在所述沟道接合面层和所述金属氧化物半导体层上。
【技术实现步骤摘要】
【国外来华专利技术】
本文所述实施方式总体设及减少电介质层和纯化层中的氨量。更具体地，本文所 述实施方式总体设及减少用于金属氧化物薄膜晶体管（TFT)的含娃层中的氨量。
技术介绍
金属氧化物半导体（诸如氧化锋狂no)和氧化嫁铜锋（IGZO))由于其高载流子 迁移率、低处理溫度及光透明性而在器件制造方面受到关注。由金属氧化物半导体制成的 TFT(即，M0-TFT)尤其用于光学显示器的主动矩阵寻址方案。金属氧化物半导体的处理溫 度低允许显示背板在廉价塑料基板（诸如聚对苯甲酸乙二醇醋（阳T)基板和聚糞二甲酸乙 二醇醋（阳脚基板）上形成。氧化物半导体TFT的透明性致使像素孔径增加并且使显示器 更亮。 MO-TFT稳定性和性能对结合到MO-TFT本身和结合到接触层的氨含量很敏感。接 触层可包括沟道接合面层或本体层化Ulklayer)。接触层可包括CVD沉积膜，诸如氧化娃 (SiO)膜、氮氧化娃（SiON)膜、氮化娃（SiN)膜，等等。在许多的半导体中，已经发现，间质 氨（层间的氨）是充当两性杂质（可根据杂质渗入的半导体材料而充当施体（donor)或 受体（acceptor)的杂质）。因此，在P型材料中，氨通常是充当施体；并且在n型材料中， 氨通常是充当受体。然而，在MO-TFT中，氨可为有害的。常规等离子体增强化学气相沉积 (PECVD)会使膜中形成很高的氨含量。例如，通过常规PECVD沉积的SiO包含约4%氨，并 且通过常规PECVD沉积的SiN包含约35%氨。常规PECVD膜的氨含量在电压/光偏置条件 下，引发高的阔值电压偏移（V,偏移）。因此，在本领域，需要降低与MO-TFT-起使用的膜中的氨含量。
技术实现思路
阳0化]本文所述实施方式总体设及与MO-TFT-起使用的基本不含氨的薄膜及其制造 方法。在一个实施方式中，薄膜晶体管可包括：基板；金属氧化物半导体层，所述金属氧化 物半导体层形成在基板表面的一部分上；沟道接合面层，所述沟道接合面层包含氣氧化娃 (SiOF)，接触无定形金属氧化物层，其中所述沟道接合面层基本不含有氨；W及含娃的覆盖 层，所述覆盖层形成在所述沟道接合面层上。 在另一实施方式中，提供一种用于制造薄膜晶体管的方法，所述方法包括：将基板 置于处理腔室中；将金属氧化物半导体层沉积在基板表面的一部分上，所述金属氧化物半 导体层包含氧化锋；使用MW-PECVD激活含SiF4的沉积气体，从而形成被激活的沉积气体， 其中所述沉积气体不包括氨；将所述被激活的沉积气体递送至所述基板上，从而将含SiOF 的沟道接合面层沉积在金属氧化物薄膜晶体管层上；W及将覆盖层沉积在所述沟道接合面 层和所述金属氧化物薄膜晶体管层上。【附图说明】 因此，为了详细理解本专利技术的上述特征结构的方式，上文简要概述的本专利技术的更 具体的描述可W参照实现方式进行，一些实现方式图示在附图中。 然而，应当注意，附图仅图示了本专利技术的典型实施方式，并且因此不应被视为本发 明的范围的限制，因为本专利技术的实施方式可W允许其他等效实施方式。 图1是根据本专利技术的一个实施方式的示意MW-PECVD腔室的横截面图； 图2A至图2H是根据一个实施方式的处于各种处理阶段上的具有不含氨的沟道接 合面层的MO-TFT膜堆叠的横截面图；W及 图3是根据一个实施方式的用于MO-TFT膜堆叠的方法的流程图。 为了促进理解，已尽可能使用相同元件符号指定各图所共有的相同元件。应预见 至IJ，一个实施方式中公开的要素可有利地用于其他实施方式，而无需进一步叙述。【具体实施方式】 本文公开一种稳定性更高的MO-TFT结构及其制造方法。由于氨在MO-TFT结构中 的施体活性（donoractivity) ,MO-TFT层和封装层（其可包括沟道接合面层和覆盖层）两 者中的氨浓度都应当受到限制。为此，可使用通过微波PECVD(MW-PECVD)激活的沉积气体 来沉积纯化层。在本文中的实施方式中，被MW-PECVD激活的运些沉积气体可W包括可直接 被MW-PECVD激发或间接激活的气体，诸如通过递送从惰性气体或组成气体形成的远程等 离子体来激活沉积气体。在一或多个实施方式中，纯化层可W是包括至少一个沟道接合面 层和覆盖层的多层结构。沟道接合面层为最下层，并且在纯化层与金属氧化物半导体之间 形成接合面。典型沟道接合面层可W包括高多孔性含娃电介质层，诸如氣氧化娃（SIOF)。覆 盖层形成于沟道接合面层上方，并且用来密封多孔沟道接合面层。典型的覆盖层可包括含 致密娃的电介质层，诸如娃氧化物（SiOy)、氮氧化娃或氮化娃。在使用MW-PECVD时，不仅发 生下方层的沉积时所处的溫度要比使用标准PECVD来进行的等效沉积时所处的溫度更低， 而且引入所得的层的氨也被减少。W下参考附图更清楚地描述本文所述实施方式。 W下所述实施方式可在加利福尼亚州圣克拉拉市美国AKT公司（应用材料公 司的子公司）（AKTAmerica,Inc. ,asubsidiaryofAppliedMaterials,Inc. ,Santa Clara,CA)所提供的阳CVD腔室中实践。应当理解，本专利技术也适于其他腔室，包括可从其制 造商获得的装置。 图1是根据一个实施方式的MW-PECVD腔室的横截面图。工艺腔室100被配置成允 许将一或多个膜沉积在基板102上，而部将基板102从工艺腔室100移除。虽然W下描述 提及MW-PECVD腔室，尤其提及将微波和气体供源设置在水平定位的基板基座（susceptor) 上方W进行水平沉积工艺的水平类型腔室，但应理解，本专利技术也适于垂直类型沉积腔室， 垂直类型沉积腔室具有竖直地附接到工艺腔室的腔室壁上的微波线源（microwaveline sources)W及用来将基板支撑成竖直构型的竖直定位的基板基座。另外，应当注意，附图W 及对应描述仅是示例性的，并且单个实施方式所描述的任何单独硬件特征可与本说明书中 描述的其他实施方式中的任何实施方式组合。 基板102可为W下材料薄片：金属、塑料、有机材料、娃、玻璃、石英、或聚合物材料 等等。在一个实施方式中，基板102是含娃层将沉积于其上的玻璃基板。在其他实施方式 中，基板102可为经渗杂或W其他方式改性的玻璃基板，诸如具有MO-TFT层形成于其上的 玻璃基板。 阳017] 处理腔室100通常包括腔室壁104、腔室底106W及腔室盖108,它们将工艺容积 199限定在其中。工艺容积199被禪接至真空系统109,并具有基板基座110设置在其中。 工艺容积199可通过狭缝阀开口 112来进入，使得基板102可移入或移出处理腔室100。腔 室壁104、腔室底106W及腔室盖108可由整块侣或适于等离子体处理的其他材料制成。腔 室盖108是由腔室壁104支撑，并且可移除W便于维修工艺腔室100。基板基座110可禪接 至致动器114,W升高或降低基板基座110。 基板基座110可任选地包括加热/冷却元件（诸如电阻式加热器198及/或冷却 流体导管196)，W将基板基座110维持处于期望溫度。升降杆116可移动地穿过基板基座 110设置，W在基板102放置在基板基座110上之前和在基板102从基板基座110上移除之 后，可控制地支撑基板102。 除其他外，本文档来自技高网...
【技术保护点】
一种薄膜晶体管，所述薄膜晶体管包括：基板；金属氧化物半导体层，所述金属氧化物半导体层形成在所述基板表面的一部分上；沟道接合面层，所述沟道接合面层包含氟氧化硅(SiOF)，与所述金属氧化物薄膜晶体管层接触，其中所述沟道接合面层包含小于1原子百分比的氢；以及含硅的覆盖层，所述覆盖层形成在所述沟道接合面层上。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：元泰景，崔寿永，任东吉，朴范洙，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。