一种服务器快速光路诊断方法技术

本发明专利技术特别涉及一种服务器快速光路诊断方法。该服务器快速光路诊断方法，将电源和时序信号引入到复杂可编程逻辑器件CPLD，所述复杂可编程逻辑器件CPLD连接数码管；复杂可编程逻辑器件CPLD按照上电和掉电顺序对电源和时序信号进行编码，并驱动多位数码管进行显示当前的时序状态。该服务器快速光路诊断方法，将原本大量使用的LED指示灯更换为数码管，不仅大大节约了主板上的空间，还能更加直观、快捷地显示服务器上电时序进度，为服务器调试带来了便利；且当某个时序信号异常时，系统时序停住，数码管显示停留在异常信号的位置，通过时序对照表即可快速定位到异常时序信号，达到快速光路诊断的目的。

【技术实现步骤摘要】

本专利技术涉及服务器光路诊断
，特别涉及。
技术介绍
在服务器中，光路诊断做为一种服务器故障诊断方法，具有快捷、直观的特点，目前被广泛的应用。在传统的服务器中，光路诊断功能是用LED灯来直观实现的，如附图1所示。时序信号控制LED灯的亮灭，各项电源则直接驱动LED灯来达到诊断的目的。然而，随着服务器的架构越来越复杂，板载的器件越来越多，需要监测的信号和电源也越来越多。以intel的brick land平台为例，一个CPU就有五种电源，一个内存模块有五种电源，一个南桥芯片有四种电源，若为一个四路服务器，则算上系统电源和其他时序信号在内需要监测四十多种电平。在目前服务器主板的高密度的趋势下，将这么多的指示灯放置在主板上将会非常困难，而且由于机箱多为全封闭式的，所以在运行或调试过程中想要快捷地观察指示灯情况也是比较困难的。CPLD (Complex Programmable Logic Device)复杂可编程逻辑器件，是从 PAL 和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。复杂可编程逻辑器件CPLD具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产(一般在10，000件以下)之中。几乎所有应用中小规模通用数字集成电路的场合均可应用复杂可编程逻辑器件CPLD。复杂可编程逻辑器件CPLD已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。为规避上述监控信号和电源多，多个LED灯排布困难，且不便观察指示灯的问题，本专利技术提出了。
技术实现思路
本专利技术为了弥补现有技术的缺陷，提供了一种方便、快捷、准确的服务器快速光路诊断方法。本专利技术是通过如下技术方案实现的: ，其特征在于:将电源和时序信号引入到复杂可编程逻辑器件CPLD，所述复杂可编程逻辑器件CPLD连接数码管；复杂可编程逻辑器件CPLD按照上电和掉电顺序对电源和时序信号进行编码，并驱动数码管进行显示当前的时序状态。所述复杂可编程逻辑器件CPLD选用MAX系列，使用软件quartus编程；或者选用MachX02系列，使用软件diamond编程；或者选用Virtex系列，使用软件ISE编程。所述电源的power good信号和时序信号接入到复杂可编程逻辑器件CPLD的GP1管脚中作为复杂可编程逻辑器件CPLD的输入信号，复杂可编程逻辑器件CPLD通过接收到各信号的电平高低来判断该信号是否发出； 若其中某个信号发出，则复杂可编程逻辑器件CPLD向数码管输出信号，控制数码管显示下一个状态的数字； 若某个时序信号异常，该信号未发出，系统时序停住，则复杂可编程逻辑器件CPLD输出信号不变，数码管显示亦不变，所述数码管显示就停留在异常信号的位置，通过时序对照表即可快速定位到异常时序信号。所述复杂可编程逻辑器件CPLD程序中，每个时序信号都各对应一组不同的8位的二进制数字，当某个信号发出时，复杂可编程逻辑器件CPLD就会向数码管输出其对应的8位二进制数字，控制数码管每个segment，来显示不同的十进制数字。本专利技术的有益效果是:该服务器快速光路诊断方法，将原本大量使用的LED指示灯更换为数码管，不仅大大节约了主板上的空间，还能更加直观、快捷地显示服务器上电时序进度，为服务器调试带来了便利；且当某个时序信号异常时，系统时序停住，数码管显示停留在异常信号的位置，通过时序对照表即可快速定位到异常时序信号，达到快速光路诊断的目的。【附图说明】附图1为现有技术服务器光路诊断方法示意图； 附图2为本专利技术服务器快速光路诊断方法示意图； 附图3是本专利技术服务器快速光路诊断流程示意图； 附图4为本专利技术各信号对应的数码管数字示意图。【具体实施方式】下面结合附图对本专利技术进行详细说明。该服务器快速光路诊断方法，将电源和时序信号引入到复杂可编程逻辑器件CPLD，所述复杂可编程逻辑器件CPLD连接数码管；复杂可编程逻辑器件CPLD按照上电和掉电顺序对电源和时序信号进行编码，并驱动数码管进行显示当前的时序状态。所述复杂可编程逻辑器件CPLD选用MAX系列，使用软件quartus编程；或者选用MachX02系列，使用软件diamond编程；或者选用Virtex系列，使用软件ISE编程。所述电源的power good信号和时序信号接入到复杂可编程逻辑器件CPLD的GP1管脚中作为复杂可编程逻辑器件CPLD的输入信号，复杂可编程逻辑器件CPLD通过接收到各信号的电平高低来判断该信号是否发出； 若其中某个信号发出，则复杂可编程逻辑器件CPLD向数码管输出信号，控制数码管显示下一个状态的数字； 若某个时序信号异常，该信号未发出，系统时序停住，则复杂可编程逻辑器件CPLD输出信号不变，数码管显示亦不变，所述数码管显示就停留在异常信号的位置，通过时序对照表即可快速定位到异常时序信号。所述复杂可编程逻辑器件CPLD程序中，每个时序信号都各对应一组不同的8位的二进制数字，当某个信号发出时，复杂可编程逻辑器件CPLD就会向数码管输出其对应的8位二进制数字，控制数码管每个segment，来显示不同的十进制数字。附图3为本专利技术服务器快速光路诊断流程示意图。当系统中存在20个时序信号，并且均为上一级推下一级时，复杂可编程逻辑器件CPLD对20个时序信号进行编码，各信号对应的数码管数字如附图4所示。服务器上电过程中，正常上电时，20个时序信号均正常发出，数码管接收复杂可编程逻辑器件CPLD的信号，依次显示001，002，…，020，上电时序完成。服务器无法实现正常上电时，某时序信号无法正常发出，数码管接收不到复杂可编程逻辑器件CPLD的信号，则无法显示下一个时序信号对应的数字。例如当PVMSE为异常时序信号时，复杂可编程逻辑器件CPLD正常接收到P12V-PWRGD, P5V-PWRGD, P3V3-PWRGD的高电平，数码管接收复杂可编程逻辑器件CPLD的输出信号，依次显示001，002，003，004。而复杂可编程逻辑器件CPLD接收到PVMSE的电平为低电平，从而判定时序信号PVMSE不发出。数码管接收不到信号，则无法显示下一个时序信号对应的数字005，数码管显示就停留在004，通过时序对照表即可快速定位异常时序信号为 PVMSE0【主权项】1.，其特征在于:将电源和时序信号引入到复杂可编程逻辑器件CPLD，所述复杂可编程逻辑器件CPLD连接数码管；复杂可编程逻辑器件CPLD按照上电和掉电顺序对电源和时序信号进行编码，并驱动数码管进行显示当前的时序状态。2.根据权利要求1所述的服务器快速光路诊断方法，其特征在于包括以下步骤:所述复杂可编程逻辑器件CPLD选用MAX系列，使用软件quartus编程；或者选用MachX02系列，使用软件diamond编程；或者选用Virtex系列，使用软件ISE编程。3.据权利要求1所述的服务器快速光路诊断方法，其特征在于:所述电源的powergood信号和时序信号接入到复杂可本文档来自技高网...

【技术保护点】
一种服务器快速光路诊断方法，其特征在于：将电源和时序信号引入到复杂可编程逻辑器件CPLD，所述复杂可编程逻辑器件CPLD连接数码管；复杂可编程逻辑器件CPLD按照上电和掉电顺序对电源和时序信号进行编码，并驱动数码管进行显示当前的时序状态。

【技术特征摘要】

【专利技术属性】
技术研发人员：王岩，薛广营，
申请(专利权)人：浪潮电子信息产业股份有限公司，
类型：发明
国别省市：山东;37