一种基于嵌入式处理器的数字示波器制造技术

本实用新型专利技术公开了一种基于嵌入式处理器的数字示波器，其特征在于：包括FPGA电路、可控增益放大电路、测频电路、采样保持电路、AD转换电路，显示屏和矩阵键盘；可控增益放大电路是数字示波器的前端，直接连接输入信号；可控增益放大电路、采样保持电路、AD转换电路和FPGA电路串联连接；可控增益放大电路、测频电路和FPGA电路串联连接；FPGA分别与可控增益放大电路、测频电路、采样保持电路、AD转换电路、显示屏和矩阵键盘连接，用于控制可控增益放大电路、测频电路、采样保持电路、AD转换电路工作、及完成数字示波器与用户的交互功能。本实用新型专利技术是一种价格低廉、携带方便、专用性和针对性强的数字示波器。

【技术实现步骤摘要】

本技术属于电子测量仪器
，设及一种数字示波器，具体设及一种基 于嵌入式处理器NIOSII的数字示波器。
技术介绍
数字示波器是设计、制造和维修电子设备不可或缺的工具，能够把肉眼无法观察 的电信号转换为可W看得见的图像，便于研究该种电现象的变化过程。传统的模拟示波器 由于功能单一、测量精度不高，应用受到限制。数字存储示波器采用微处理器进行采集、处 理和测量分析，测量精度和处理速度大大提升。与传统的模拟示波器相比，数字示波器不仅 可W存储波形、体积小、功耗低、使用方便等优点，而且还有强大的信号实时分析和处理功 能。 目前，市场上的数字示波器已经拥有强大的测量功能，但是仍存价格昂贵、携带不 便、专用性和针对性差等缺点。
技术实现思路
为了解决上述的技术问题，本技术提供了一种价格低廉、携带方便、专用性和 针对性强的数字示波器。本技术所采用的技术方案是；一种基于嵌入式处理器的数字示波器，其特征 在于泡括FPGA电路、可控增益放大电路、现顺电路、采样保持电路、AD转换电路，显示屏和 矩阵键盘；所述的可控增益放大电路是数字示波器的前端，直接连接输入信号；所述的可 控增益放大电路、采样保持电路、AD转换电路和FPGA电路串联连接；所述的可控增益放大 电路、测频电路和FPGA电路串联连接；所述的FPGA分别与所述的可控增益放大电路、测频 电路、采样保持电路、AD转换电路、显示屏和矩阵键盘连接，用于控制所述的可控增益放大 电路、测频电路、采样保持电路、AD转换电路工作、及完成数字示波器与用户的交互功能。作为优选，所述的FPGA电路的核屯、器件为Nios II嵌入式处理器。作为优选，所述的可控增益放大电路由小信号放大电路与大信号放大电路组成， 采用宽带、高性能运放〇PA656、OPA847和THS3001，由FPGA电路控制继电器切换0PA656的 反馈电阻，改变信号放大倍数，提高信号信噪比。[000引作为优选，所述的可控增益放大电路还配置有7阶无源己特沃斯滤波器，滤除高 频噪声，滤波器的截止频率是lOMHz。 作为优选，所述的测频电路由两部分组成，第一部分是0PA656饱和放大电路，第 二部分是由高速比较器TLV3501实现的滞回比较电路。 作为优选，所述的采样保持电路由放大器THS4011、模拟开关TS5A3166、220pF的采样保持电容、可编程延时巧片AD9501组成；两个放大器THS4011用作隔离模拟开关 TS5A3166和采样保持电容，模拟开关TS5A3166的开启和关断对应采样保持电路的采样和 保持状态；可编程延时巧片AD9501实现对采样保持时钟的精准延时，产生步进延时的采样 序列脉冲，实现对高频信号的采集。 作为优选，所述的AD转换电路采用12位高速AD转换巧片ADS805,所述的采样保 持电路的输出信号从同相端输入，AD转换巧片ADS805的反相端连接到内部2. 5V参考电平， 用于采集0~5V的信号。 作为优选，所述的显示屏采用TFT显示器，并由FPGA电路驱动显示。 本技术WNIOSII为控制核屯、，能够对数据进行快速的采集和分析测量。用 FPGA电路控制时序，能够保证数字示波器进行精准的增益控制和AD等效采样；本实用新 型合理地设置了信号的放大倍数，选用了高性能的器件，采取了滤波、去禪等降低噪声的技 术，提高了数字示波器的采样精度和可靠性。本技术能显示信号波形，测量各种常用的 电量参数，性能稳定可靠，操作简便。【附图说明】 图1;为本技术实施例的结构图。 图2 ;为本技术实施例的小信号放大器电路图。 图3 ;为本技术实施例的大信号放大器电路图。 图4;为本技术实施例的测频电路图。 图5 ;为本技术实施例的等效采样原理图。图6;为本技术实施例的采样保持电路图。 图7 ;为本技术实施例的AD转换电路电路图。【具体实施方式】 为了便于本领域普通技术人员理解和实施本技术，下面结合附图及实施例对 本技术作进一步的详细描述，应当理解，此处所描述的实施示例仅用于说明和解释本 技术，并不用于限定本技术。 请见图1，本实施例提供的一种基于嵌入式处理器的数字示波器，包括FPGA电路、 可控增益放大电路、测频电路、采样保持电路、AD转换电路，显示屏和矩阵键盘；FPGA电路 采用Altera公司的切cloneIII系列器件，核屯、器件为NiosII嵌入式处理器；可控增益放 大电路是数字示波器的前端，直接连接输入信号；可控增益放大电路、采样保持电路、AD转 换电路和FPGA电路串联连接；可控增益放大电路、测频电路和FPGA电路串联连接；FPGA分 别与可控增益放大电路、测频电路、采样保持电路、AD转换电路、显示屏和矩阵键盘连接，用 于控制可控增益放大电路、现顺电路、采样保持电路、AD转换电路工作、及完成数字示波器 与用户的交互功能。 本实施例的可控增益放大电路由小信号放大电路与大信号放大电路组成，采用宽 带、高性能运放0PA656,0PA847和THS3001，由FPGA电路控制继电器切换0PA656的反馈电 阻，改变信号放大倍数，提高信号信噪比。 如图2所示，为本实施例的小信号放大电路图。为实现IMQ的输入阻抗，系统 0PA847化4)对地接1.77MQ电阻R22，T服300UU1)对地接3MQ电阻R8。小信号放大电路 中，2mV到16mV电压放大250倍，16mV到SOmV电压放大62. 5倍。第一级0PA847扣4)固定 放大40倍，之后通过由电阻R19、R23,电感L4、L5、L6,电容C8、CIO、C11、C12组成的IOMHz 截止频率的7阶无源己特沃斯低通滤波器。信号通过C7隔离直流信号后进入0PA656扣5)， 0PA656通过继电器S2切换对地电阻Rll和R15实现12. 5倍和3. 125倍的变化，最终实现 250倍和62. 5倍的放大。呪3管脚对地电阻R24是为了通过偏置电流。[002引如图3所示，为本实施例的大信号放大电路图。SOmV至IjSOOmV的信号应该放大 6. 25倍，SOOmV到8V信号放大0.625倍。为了实现最大8VPP的信号输入，第一级采用 T服3001扣1)进行电压跟随。第二级使用OPA656扣2)进行1倍和10倍的放大切换，之后通 过由电阻R7、R33,电感11、L2、L3,电容C3、C4、C5、C6组成的同样截止频率的低通滤波，最 后信号通过OPA656扣3)进行2. 5倍固定放大，最终实现6. 25倍和0. 625倍的放大。 本实施例的可控增益放大电路还配置有7阶无源己特沃斯滤波器，滤除高频噪 声，滤波器的截止频率是IOMHz。 如图4所示，为本实施例的测频电路图。测频电路由两部分组成，第一部分是 OPA656饱和放大电路，第二部分是由高速比较器TLV3501实现的滞回比较电路。测频 电路的输入信号是可控增益放大器的输出信号。可控增益放大器的输出信号幅度范围 SOOmVpp~5Vpp。OPA656饱和放大电路扣6)将输入信号固定放大15. 5倍，输出信号饱和截 止。饱和放大后的信号经过高速比较器TLV3501扣7)进行滞回比较。高速比较器TLV3501 是仅有4. 5本文档来自技高网...

【技术保护点】
一种基于嵌入式处理器的数字示波器，其特征在于：包括FPGA电路、可控增益放大电路、测频电路、采样保持电路、AD转换电路，显示屏和矩阵键盘；所述的可控增益放大电路是数字示波器的前端，直接连接输入信号；所述的可控增益放大电路、采样保持电路、AD转换电路和FPGA电路串联连接；所述的可控增益放大电路、测频电路和FPGA电路串联连接；所述的FPGA分别与所述的可控增益放大电路、测频电路、采样保持电路、AD转换电路、显示屏和矩阵键盘连接，用于控制所述的可控增益放大电路、测频电路、采样保持电路、AD转换电路工作、及完成数字示波器与用户的交互功能。

【技术特征摘要】

【专利技术属性】
技术研发人员：田震，项进喜，占伟杰，
申请(专利权)人：武汉大学，
类型：新型
国别省市：湖北;42