本发明专利技术提供一种削减安装面积、处理开销，简单地增强容错功能的能够适用于片上网络的技术。提供一种通信装置，在具有发送节点以及接收节点，具备分组交换型总线的半导体电路的总线系统中使用。通信装置具备：接收端子；存储部，存储将与总线系统的工作环境有关的条件和容错方式关联的规则、以及与路径长有关的信息；差错处理部，利用与总线系统的工作环境有关的条件以及规则来决定容错方式，按照所决定的容错方式，生成与接收的数据对应的容错信息；以及发送端子，将包含容错信息以及数据的至少一个分组发送到总线。与工作环境有关的条件是对于到作为数据的发送目的地的其它通信装置为止的总线路径长比规定值长的传输路径赋予容错的条件。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及具备总线的半导体系统中的通信装置、方法以及程序。
技术介绍
图1(a)表示集中型总线控制的例子。在进行集中型总线控制的现有的集成电路中，主要通过一个总线在多个总线主控设备与存储器之间进行连接，通过仲裁器调解从各总线主控对存储器的存取。但是，由于集成电路的高功能化、多核化，使电路的规模增大，流量(traffic)也在复杂变动的同时在总线上流动，基于集中型总线控制的集成电路的设计变得更加困难。另一方面，近年来，引进了并行计算机中的连接技术、ATM (AsynchronousTransfer Mode，异步传输模式)网等网络控制技术的具有分散型总线的半导体集成电路的开发正在不断进展。图1(b)表示分散型总线控制的例子。具有分散型总线的半导体集成电路由多个路由器通过多个总线连接而构成。近年来，出现了通过使用图1(b)所示的分散型总线，将大规模化了的集成电路内的流量分散到多个总线进行传输的片上网络(Networkon Chip:NoC)的解决方案。半导体的总线的流量逐年增加。因此，为了维持总线传输性能，即使使用了上述NoC，也需要与流量的增加相应地提高总线工作频率或增大总线宽度。此外，与之相关联，还产生了由半导体的低电压化产生的影响、以及由系统的大规模化引起的长布线化的影响。图2(a)?(C)表示影像芯片的大规模化的一例。图2的(a)表示高分辨率(HD)影像用的芯片的大小，(b)表示所谓的4K2K影像用的芯片的大小，(c)表示所谓的8K4K影像用的芯片的大小。处理的数据量越大，则芯片倾向于变得越大。非专利文献I指出了半导体的低电压化以及系统的长布线化的影响、以及由此产生的总线上的传输差错的发生(非专利文献I)。现有技术文献非专利文献非专利文献1:工歹一検出■再送機能奁備尤fc低消費電力才 > 于、y 7°少一夕?設計、情報処理学会研宄報告、2011.1 (具备错误检测.重发功能的低功耗片上路由器的设计，情报处理学会研宄报告，2011年I月)
技术实现思路
专利技术要解决的课题为了维持NoC的总线的传输功能，需要在必要的位置、必要的时机进行纠错，防止在产生传输差错的情况下仍然进行传输。另外，要求削减面积、处理开销，针对既有NoC简单地增强容错功能。本申请的非限定性的例示性的实施方式提供一种削减安装面积、处理开销，简单地增强容错功能的技术。用于解决课题的方案为了解决上述课题，本专利技术的一方式包括一种通信装置，在具有发送节点以及接收节点、并且具备利用分组交换方式传输数据的总线的半导体电路的总线系统中使用，该通信装置具备:接收端子，经由总线接收分组；存储部，存储将与总线系统的工作环境有关的条件和容错方式关联的规则、以及与路径长有关的信息；差错处理部，利用与所述总线系统的工作环境有关的条件、以及所述规则来决定所述容错方式，按照所决定的容错方式，生成与接收的所述数据对应的容错信息；以及发送端子，将包含所述容错信息以及所述数据的至少一个分组发送到所述总线，其中，与所述总线系统的工作环境有关的条件是对于到作为所述数据的发送目的地的其它通信装置为止的所述总线的路径长比预先规定的值长的传输路径赋予容错的条件。上述的一般且特定的方式能够使用系统、方法、以及计算机程序进行安装，或者使用系统、方法、以及计算机程序的组合进行实现。专利技术效果根据本专利技术的例示性的实施方式，针对片上网络中的网络连接、片上系统(SystemOn Chip:SoC)间的网络连接等，能够削减安装面积、处理开销，简单地增强容错功能。【附图说明】图1(a)是表示集中型的总线控制的例子的图，(b)是表示分散型的总线控制的例子的图。图2(a)?(C)是表示影像芯片的大规模化的一例的图。图3(a)?(C)是网络化了的HD、4K2K、8K4K的各芯片的示意图。图4是表示使用了容错赋予技术的例子的图。图5是本专利技术的实施方式所涉及的总线系统700的结构的示意图。图6是表示将图5所示的总线系统700适用于具有多个SoC的总线系统(电路基板)700a的例子的图。图7是表示基于本实施方式的、构成本地总线500a以及500b的总线系统的例子的图。图8是表不分组600的传输格式的一例和将分组600划分为多个微片的例子的图。图9是表示路由器550的结构的图。图10是表示路由器550的动作过程的流程图。图11是表示高可靠通信装置701的结构的图。图12是表示存储装置803保持的规则的例子的图。图13是表示高可靠通信装置的概略的动作过程的流程图。图14是表不未发生传输差错的情况下的时序例子的图。图15是表示发生了传输差错的情况下的时序例子的图。图16是表示高可靠通信装置的详细的内部动作的流程图。图17是说明将差错信息与数据分离传输的方法相关的多个例子的图。图18是表示在使用环形总线的情况下适用容错的例子的图。图19是表示加入了高可靠通信装置的功能的路由器650的结构的图。图20是表示对电路基板上的SoC间的通信适用容错的例子的图。【具体实施方式】如上所述，非专利文献I指出了一般总线上的传输差错的产生。本申请专利技术人从安装的观点出发进一步研宄了问题。例如，为了制作4K2K影像用芯片，考虑利用4个HD影像用芯片的方法。同样，为了制作8K4K影像用芯片，考虑利用4个4K2K影像用芯片或者16个HD影像用芯片的方法。此外，考虑组合多个既有的图像处理电路来制作HD、4K2K、8K4K的各芯片的方法。这些方法的目的都是有效利用既有芯片，抑制开发成本。这些芯片通过网络化的总线相互连接。总线上大致存在发送数据的发送节点、对数据传输进行中继的路由器、以及接收数据的接收节点。图3(a)?(c)示意性地表示网络化了的HD、4K2K、8K4K的各芯片。图3(a)?(c)示意性地表示网络化了的通过总线连接的发送/接收节点以及路由器等。在上述各结构中，多个芯片利用总线相互连接。这样，在芯片间的通信时也有可能发生传输差错。图4表示使用了容错赋予技术的例子。图中示出了例如相当于发送节点的主控设备、相当于接收节点的从控设备、以及利用路由器对它们进行相互连接的模式。作为赋予容错的传输路径，考虑连接两个路由器的传输路径401、以及对三个以上路由器进行多级连接的传输路径402这两种传输路径。非专利文献I提出了区分分组头和负载来赋予不同的容错的方法。但是，根据该方法，各路由器必须进行容错处理。各路由器需要分析分组构造，读出对数据赋予了的容错信息以进行纠错。在图中的例子中，一个分组(packet)中包含有分组头403、负载404、以及纠错码405。这样，若以NoC系统的各网络要素进行用于容错功能的处理为前提，则在由容错的处理引起的安装面积的增加、处理开销、以及NoC的再利用性、通用性的方面会产生课题。对此，本专利技术提供一种削减安装面积、处理开销，简单地增强容错功能的技术。本专利技术的一方式的概要如下。本专利技术的第一方式的通信装置在具有发送节点以及接收节点，具备利用分组交换方式传输数据的总线的半导体电路的总线系统中使用。所述通信装置具备:接收端子，经由总线接收分组；存储部，存储将与总线系统的工作环境有关的条件和容错方式关联的规则、以及与路径长有关的信息；差错处理部，利用与所述总线系统的工作环境有关的条件以及所述规则来决定本文档来自技高网...
【技术保护点】
一种通信装置，在具有发送节点以及接收节点、并且具备利用分组交换方式传输数据的总线的半导体电路的总线系统中使用，所述通信装置具备：接收端子，其经由总线接收分组；存储部，其存储将与总线系统的工作环境有关的条件和容错方式关联的规则、以及与路径长有关的信息；差错处理部，其利用与所述总线系统的工作环境有关的条件、以及所述规则来决定所述容错方式，按照所决定的容错方式，生成与接收的所述数据对应的容错信息；以及发送端子，其将包含所述容错信息以及所述数据的至少一个分组发送到所述总线，与所述总线系统的工作环境有关的条件，是对于到作为所述数据的发送目的地的其它通信装置为止的所述总线的路径长比预先规定的值长的传输路径赋予容错的条件。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：山口孝雄，吉田笃，石井友规，得津觉，
申请(专利权)人：松下知识产权经营株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。