堆叠封装结构制造技术

本发明专利技术提供一种堆叠封装结构。堆叠封装结构包括：上封装体，包括第一基底及安装在该第一基底上的第一芯片，其中至少一个电浮置接合垫位于该第一基底的下表面；以及下封装体，位于该上封装体下方，包括第二基底及安装在该第二基底上的第二芯片，其中该第二芯片的上表面与该电浮置接合垫热接触。本发明专利技术所提出的堆叠封装结构，可以减轻或排除堆叠封装结构散热的问题。

【技术实现步骤摘要】
【专利说明】堆叠封装结构本申请是申请日为2012年10月17日，申请号为201210417644.1，专利技术名称为“堆叠封装结构”的专利申请的分案申请
本专利技术是有关于半导体封装技术，特别是有关于一种三维(3D)堆叠封装(package on package, PoP)结构。
技术介绍
随着电子产业(例如，3C(电脑、通信及消费性电子)相关产业)的发展，已快速增加对于多功能、更具便利性及更小尺寸的装置的需求。上述需求进一步迫使增加集成电路(IC)密度。而增加集成电路密度造就了多重芯片封装的发展，诸如封装内封装(package in package, PiP)及堆叠封装(package on package, PoP)。在高效能及高集成度(integrat1n)的需求下，将上封装体堆叠于下封装体上的三维堆叠封装(3D PoP)已成为一种可接受的选择。PoP为一种封装技术，可容许整合具有不同功能的芯片(例如，微处理器、存储器、逻辑或光学集成电路等)。然而，PoP相较于个别的单一芯片(chip/die)封装来说需要更高的电源密度。因此，当电源密度增加且芯片内的半导体装置尺寸缩小(即，IC密度增加)时，热管理变得越来越重要。电源密度及IC密度的增加使得PoP结构中芯片所产生的热总量增加，而过量的热通常会降低装置效能，且装置可能发生损害。解决上述热问题的方法之一包括提供散热片(heat spreader)，该散热片与芯片进行热接触。然而，在PoP结构中，由于上封装体的存在，妨碍了在上下封装体之间放置散热片，因此难以通过使用散热片的方式消散下封装体所产生的热。因此，有必要寻求一种新的PoP结构，能够减轻或排除上述的问题。
技术实现思路
有鉴于此，本专利技术提出一种改良式的堆叠封装结构。依据本专利技术一实施方式，提供一种堆叠封装结构，包括:上封装体，包括第一基底及安装在第一基底上的第一芯片，其中至少一个电浮置接合垫位于第一基底的下表面；以及下封装体，位于上封装体下方，包括第二基底及安装在第二基底上的第二芯片，其中第二芯片的上表面与电浮置接合垫热接触。本专利技术所提供的堆叠封装结构，能够达到减轻或排除堆叠封装结构散热的效果。【附图说明】图1?图9为根据本专利技术实施方式的堆叠封装结构剖面示意图。【具体实施方式】以下说明包含了本专利技术实施方式的制作过程与目的。然而，应当明白这些说明是为了阐明本专利技术实施方式的制作与使用，并非用于限定本专利技术的保护范围。在说明书及说明书附图中，相同或相似的部件使用相同或相似的标号。此外，为了说明书附图的简化与便利性，放大了说明书附图中部件的外形及厚度。另外，未在说明书及说明书附图中描述或揭露的部件为本
中惯用的部件。请参照图1，图1为根据本专利技术实施方式的堆叠封装(PoP)结构剖面示意图。在本实施方式中，PoP结构包括上封装体150及位于上封装体150下方的下封装体250。上封装体150包括第一基底100及安装在第一基底100上的第一芯片(die) 102。第一基底100作为封装基底。特别的是，第一基底100也作为下封装体250的散热板(heat dissipat1nplate) ο在本实施方式中，第一基底100的热导率大于70W/(mXK)，且可为硅基底。多个接触/接合垫10a及10b分别形成于第一基底100的上表面及下表面。上述接触/接合垫10a及10b用于第一芯片102与下封装体250之间的电连接。第一芯片102，例如存储器芯片，可以包括形成于其下表面的多个接触/接合垫102a。第一芯片102可通过公知的覆晶(flip chip)方式安装在第一基底100上。举例来说，第一芯片102通过位于接触/接合垫10a与接触/接合垫102a之间的多个凸块106电连接至第一基底100。底胶材料104，例如环氧树脂，填入于第一基底100与第一芯片102之间的空间，以保护上述凸块106。下封装体250包括第二基底200及安装在第二基底200上的第二芯片(die) 202。在一个实施方式中，第二基底200可为封装基底。举例来说，第二基底200可包括陶瓷基底或印刷电路板(printed circuit board, PCB)。在另一个实施方式中，第二基底200可包括与第一基底100相同的基底。S卩，第二基底200的热导率大于70W/(mXK)，且可为硅基底。多个接触/接合垫200a及200b形成于第二基底200的上表面。此外，多个接触/接合垫200c形成于第二基底200的下表面。上述接触/接合垫200a及200b用于第二芯片202与上封装体150之间的电连接。上述接触/接合垫200c则连接至多个凸块208，以将PoP结构电连接至外部电路(未绘示)。第二芯片202可为高功率芯片，例如微处理器芯片。此夕卜，第二芯片202可包括形成于其下表面的多个接触/接合垫202a。第二芯片202可通过公知的覆晶方式安装在第二基底200上。举例来说，第二芯片202通过位于接触/接合垫202a与接触/接合垫200a之间的多个凸块206而电连接至第二基底200。底胶材料204，例如环氧树脂，填入第二基底200与第二芯片202之间的空间，以保护上述凸块206。在本实施方式中，PoP结构可还包括多个凸块302，设置于第一基底100的接触/接合垫10b与第二基底200的接触/接合垫200b之间，使第一基底100及位于其上的第一芯片102电连接至第二基底200以及位于第二基底200上的第二芯片202。第二芯片202为高功率芯片，且在装置操作期间可能会产生大量的热，因此，必须散除其产生的热。在本实施方式中，第二芯片202的上表面与第一基底100的下表面热接触，使散热能够通过第一基底100所构成的导热路径来完成。在一个实施方式中，第二芯片202可通过设置于第二芯片202与第一基底100之间的导热界面材料(thermal interfacematerial, TIM) 301与第一基底100热接触。导热界面材料(??Μ)301可包括焊料凸块、铜凸块、热脂(由填入金属粉末的硅油所组成)、微米银或任何种类的相变化材料。在另一个实施方式中，第二芯片202可通过该第二芯片与第一基底100之间的直接接触与第一基底100热接触。请参照图2，图2为根据本专利技术实施方式的堆叠封装结构剖面示意图，其中与图1相同的部件使用与图1相同的标号并为求简洁省略其说明。在本实施方式中，第一芯片102通过打线接合工艺安装在第一基底100上。举例来说，第一芯片102的下表面通过黏着层108而贴附于第一基底100的上表面上。此外，多个导线112将第一芯片102的多个接触/接合垫102b电连接至第一基底100的多个接触/接合垫100a’。在本实施方式中，第一芯片102及上述导线112被封胶材料110 (例如，环氧树脂)所覆盖。请参照图3，图3为根据本专利技术实施方式的堆叠封装结构剖面示意图，其中与图1相同的部件使用与图1相同的标号并为求简洁省略其说明。除了加入散热片之外，本实施方式的PoP结构与图1所示的PoP结构相同。上封装体150还包括散热片114，该散热片与第一芯片102的上表面热接触。举例来说，散热片114位于第一基底100上，且覆盖第一芯片102。散热片114可以消散第一芯片1本文档来自技高网...

【技术保护点】
一种堆叠封装结构，其特征在于，包括：上封装体，包括第一基底及安装在该第一基底上的第一芯片，其中至少一个电浮置接合垫位于该第一基底的下表面；以及下封装体，位于该上封装体下方，包括第二基底及安装在该第二基底上的第二芯片，其中该第二芯片的上表面与该电浮置接合垫热接触。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陈泰宇，张峻玮，吴忠桦，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71