本发明专利技术公开了一种高速CMOS图像传感器，它包括钳位光电二极管、浮空扩散节点、电荷传输晶体管、复位晶体管、源跟随晶体管和行选择晶体管；复位晶体管和源跟随晶体管的漏极都与电源电压相连，所述源跟随晶体管的源极与行选择晶体管的漏极相连，所述行选择晶体管的源极接输出列总线，所述复位晶体管的源极和源跟随晶体管的栅极分别经浮空扩散节点、电荷传输晶体管与钳位光电二极管相连，所述钳位光电二极管包括P型杂质衬底、P型重掺杂钳位层和N型埋层，所述P型杂质衬底内从上至下依次设有P型重掺杂钳位层和N型埋层，所述N型埋层的宽度从靠近电荷传输晶体管一侧向另一侧逐渐变窄，所述P型重掺杂钳位层覆盖住N型埋层并直接与P型杂质衬底相连。
【技术实现步骤摘要】
本专利技术涉及一种图像传感器，尤其涉及一种高速互补型金属氧化物半导体(CMOS)图像传感器。
技术介绍
近年来，随着CMOS集成电路制造工艺特别是CMOS图像传感器设计及制造工艺的不断发展，CMOS图像传感器已经逐渐取代CXD图像传感器成为主流。CMOS图像传感器与CCD图像传感器相比，具有工艺集成度更高、功耗更低、价格更低等优点。传统的CMOS图像传感器像素结构示意图如图1所示，它包括钳位光电二极管(PPD) 101、浮空扩散节点(FD)2、电荷传输晶体管3、复位晶体管4、源跟随晶体管5和行选择晶体管6。图2为图1的A-A’剖视图，钳位光电二极管101包括P型衬底107、N型埋层109和P型重掺杂钳位层108。复位晶体管4和源跟随晶体管5的漏极分别与电源电压Vdd相连，源跟随晶体管的源极与行选择晶体管的漏极相连，行选择晶体管的源极接输出列总线，复位晶体管的源极和源跟随晶体管的栅极分别经浮空扩散节点、电荷传输晶体管与钳位光电二极管相连，钳位光电二极管包括P型杂质衬底、P型重掺杂钳位层和N型埋层，P型杂质衬底内从上至下依次设有P型重掺杂钳位层和呈方形的N型埋层。其工作步骤如下:第一步为复位，电荷传输晶体管3和复位晶体管4同时开启，使得N型埋层109内部电子被耗尽，这时N型埋层109将处于空阱状态，而浮空扩散节点2也将处于高电位Vrst，此时浮空扩散节点2的电位通过源跟随晶体管5和行选择晶体管6读出，作为相关双采样(CDS)的第一个信号被输出至总线；第二步为曝光，电荷传输晶体管3和复位晶体管4都关断，钳位光电二极管101在光的照射下将产生光生电荷，经过一定的曝光时间，积累足够多的光生电荷；第三步为转移光生电荷，电荷传输晶体管3开启，钳位光电二极管101中积累的光生电荷转移到浮空扩散节点2中，使得浮空扩散节点2的电位下降，此时浮空扩散节点2的电位Vsig，通过源跟随晶体管5和行选择晶体管6读出，作为相关双采样(⑶S)的第二个信号被输出至总线。现有技术的CMOS图像传感器像素中，光生电荷仅在钳位光电二极管101与浮空扩散节点2的电压差作用下发生转移，随着光生电荷的转移两者的电压差越来越小，光生电荷的转移速度也越来越慢。对于像素而言，钳位光电二极管101中的光生电荷能否快速的、完全的转移到浮空扩散节点2，是一个很重要的问题。如果光生电荷不能在给定的转移时间内完全转移，那么残留在钳位光电二极管101内部的电荷将会留在下一帧的时候输出，将图像信息延迟到下一幅图像，严重影响着成像质量，尤其在机器视觉、交通监控、手势识别等要求捕捉高速移动目标的应用中，将会变得异常突出。因此，提高光生电荷的转移效率是高速CMOS图像传感器设计中需要解决的重要问题。
技术实现思路
本专利技术的目的在于克服现有CMOS图像传感器的不足，提供一种能提高光生电荷转移效率，实现光生电荷快速、完全转移的高速CMOS图像传感器。本专利技术的目的是通过如下的技术方案来实现的:包括钳位光电二极管、浮空扩散节点、电荷传输晶体管、复位晶体管、源跟随晶体管和行选择晶体管；复位晶体管和源跟随晶体管的漏极分别与电源电压相连，所述源跟随晶体管的源极与行选择晶体管的漏极相连，所述行选择晶体管的源极接输出列总线，所述复位晶体管的源极和源跟随晶体管的栅极分别经浮空扩散节点、电荷传输晶体管与钳位光电二极管相连，所述钳位光电二极管包括P型杂质衬底、P型重掺杂钳位层和N型埋层，所述P型杂质衬底内从上至下依次设有P型重掺杂钳位层和N型埋层，其特征在于，所述N型埋层的宽度从靠近所述电荷传输晶体管一侧向另一侧逐渐变窄，所述P型重掺杂钳位层覆盖住N型埋层，并直接与P型杂质衬底相连。所述N型埋层呈喇叭形、扇形、三角齿形、三角形或梯形。所述P型重掺杂钳位层至少覆盖所述N型埋层0.2-0.5 μ m。所述P型重掺杂钳位层为结深在10nm内的浅结。所述电荷传输晶体管、复位晶体管、源跟随晶体管、行选择晶体管为N型晶体管。本专利技术的技术效果在于:本专利技术的钳位光电二极管的N型埋层的宽度从靠近电荷传输晶体管一侧向另一侧逐渐变窄，形成如喇叭形、扇形、三角齿形、三角形或梯形等形状，当曝光结束后，电荷传输晶体管工作时，钳位光电二极管的夹断电压Vpin，从靠近电荷传输晶体管一侧向另一侧逐渐变小，从而形成一个从靠近电荷传输晶体管一侧到另一侧方向的横向电场，可加快光生电荷向浮空扩散节点的转移速度，并且可以把光生电荷完全转移到浮空扩散节点中，因此可以提高电荷的转移效率，消除图像拖尾的影响。P型重掺杂钳位层覆盖住N型埋层直接与P型杂质衬底相连，其作用是隔离界面态，阻止界面态捕获光生电荷，并提高对蓝光波段的响应。本专利技术的高速钳位光电二极管，不需要附加光刻板和离子注入，实现简单，在大尺寸的像素中同样适用。【附图说明】图1为现有技术的CMOS图像传感器像素结构示意图；图2为图1的A-A’剖视图；图3为本专利技术第一种实施例的结构示意图；图4为本专利技术第二种实施例的结构示意图；图5为本专利技术第三种实施例的结构示意图；图6为本专利技术第四种实施例的结构示意图；图7为本专利技术第五种实施例的结构示意图；图8为本专利技术五种实施例与现有技术的钳位光电二极管在进行电荷转移时的势阱对比示意图。【具体实施方式】如图3-7所示，本专利技术的高速CMOS图像传感器，包括钳位光电二极管201/301/401/501/601、浮空扩散节点2、电荷传输晶体管3、复位晶体管4、源跟随晶体管5和行选择晶体管6 ;复位晶体管4和源跟随晶体管5的漏极分别与电源电压Vdd相连，源跟随晶体管5的源极与行选择晶体管6的漏极相连，行选择晶体管6的源极接输出列总线，复位晶体管4的源极和源跟随晶体管5的栅极分别经浮空扩散节点2、电荷传输晶体管3与钳位光电二极管201/301/401/501/601相连，钳位光电二极管201/301/401/501/601包括P型杂质衬底207/307/407/507/607、P型重掺杂钳位层208/308/408/508/608和N型埋层209/309/409/509/609，P型杂质衬底207/307/407/507/607内从上至下依次设有P型重掺杂钳位层208/308/408/508/608和N型埋层209/309/409/509/609，N型埋层209/309/409/509/609的宽度从靠近电荷传输晶体管3 —侧向另一侧逐渐变窄，呈喇叭形、扇形、三角齿形、三角形或梯形，P型重掺杂钳位层208/308/408/508/608为结深在10nm内的浅结，至少覆盖N型埋层209/309/409/509/6090.2-0.5 μm，直接与P型杂质衬底207/307/407/507/607相连。电荷传输晶体管3、复位晶体管4、源跟随晶体管5、行选择晶体管6为N型晶体管。实施例一:如图3所示，复位晶体管4和源跟随晶体管5的漏极分别与电源电压Vdd相连，源跟随晶体管5的源极与行选择晶体管6的漏极相连，行选择晶体管6的源极接输出列总线，复位晶体管4的源极和源跟随晶体管5的栅极分别经浮空扩散节点2、电荷传输晶体管3与钳位光电二极管201相连，钳位光电二极管201包括P型杂质衬底207、P型重掺杂钳位层208和N型埋层209，P型杂质衬底207内从上至下依本文档来自技高网...
【技术保护点】
一种高速CMOS图像传感器，包括钳位光电二极管、浮空扩散节点、电荷传输晶体管、复位晶体管、源跟随晶体管和行选择晶体管；复位晶体管和源跟随晶体管的漏极分别与电源电压相连，所述源跟随晶体管的源极与行选择晶体管的漏极相连，所述行选择晶体管的源极接输出列总线，所述复位晶体管的源极和源跟随晶体管的栅极分别经浮空扩散节点、电荷传输晶体管与钳位光电二极管相连，所述钳位光电二极管包括P型杂质衬底、P型重掺杂钳位层和N型埋层，所述P型杂质衬底内从上至下依次设有P型重掺杂钳位层和N型埋层，其特征在于，所述N型埋层的宽度从靠近电荷传输晶体管一侧向另一侧逐渐变窄，所述P型重掺杂钳位层覆盖住所述N型埋层并直接与P型杂质衬底相连。
【技术特征摘要】
【专利技术属性】
技术研发人员：金湘亮，刘维辉，
申请(专利权)人：湘潭大学，
类型：发明
国别省市：湖南;43
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。