一种基带处理器和应用处理器间的数据交互方法和系统技术方案

本发明专利技术提供一种基带处理器和应用处理器间的数据交互方法和系统，包括：基带处理器和应用处理器，所述基带处理器具有一SDC接口，所述应用处理器具有一增强型双端口随机存储器电路；所述基带处理器通过所述SDC接口访问所述增强型双端口随机存储器电路；所述应用处理器通过一系统总线访问所述增强型双端口随机存储器电路。本发明专利技术通过在应用处理器内部设置一增强型双端口随机存储器电路（Enhanced DPRAM），其具备双端口访问功能，即基带处理器和应用处理器都可以访问增强型双端口随机存储器电路，从而实现基带处理器和应用处理器间的数据交互。

【技术实现步骤摘要】

本专利技术涉及通讯
，特别涉及一种基带处理器和应用处理器间的数据交互 方法和系统。
技术介绍
移动通信终端系统上，基带（MODEM)处理器需要与应用处理器之间交互数据。随 着基带芯片支持的无线通信模式越来越多，其芯片结构复杂程度增加，和应用处理器之间 交互数据的速度也要求不断提高。 在移动通信终端架构中，MODEM处理器配合应用处理器电路的架构已经得到广泛 应用。MODEM处理器主要完成基带信号的调制、解调，射频收发信机的时序控制等工作；应 用处理器主要完成显示屏、摄像头等视频外设的控制，麦克风、耳机、扬声器等音频外设的 控制，蓝牙连接性电路的控制，以及电源管理电路的控制等工作。 请参考图1，所述MODEM处理器和应用处理器通常采用如下数据交互方式：异步串 行接口（UART)、高速串行接口（USB)、异步并行接口（DPRAM)和半双工接口（SDI0)，如图1 中的①②③④所示。但在目前的MODEM处理器和应用处理器数据交互方式中，均存在不足。 所述UART是一种异步串行接口，其最高速率通常仅小于4Mbit/s。所述USB是一种高速串 行接口，USB2. 0高速模式理论速率480Mbit/s，但在实际应用中由于数据包协议解析等开 销，有效速率通常仅小于60Mbit/s。所述常用的DPRAM双端口存储器为异步并行接口，数据 读写周期通常在50ns左右，即20Mhz频率，以16bit数据位宽为例，其读写速率为40MByte/ s，但是采用DPRAM双端口存储器需要增加器件成本和印制电路板（PCB)的面积。所述SDI0 接口是半双工接口，其时钟速率最高52Mhz，数据线位宽4bit，数据采样使用双边沿方式， 其读写最高速率为52MByte/s。但是采用SDI0接口，主设备和从设备需要分时使用，不利于 MODEM处理器和应用处理器之间频繁交互数据。 目前移动通信终端的MODEM处理器向单芯片多模式方向发展，全模MODEM需要支 持包括GSM、TD-SCDMA、TDD-LTE、FDD-LTE、WCDMA等多种通信模式，MODEM处理器对数据处 理的速度的要求进一步提高，因此有必要对现有的MODEM处理器和应用处理器之间的数据 交互方式进行改进。
技术实现思路
本专利技术的目的在于提供一种基带处理器和应用处理器间的数据交互方法和系统， 以解决现有的基带处理器和应用处理器间的数据交互速度不够或数据交互方式复杂的问 题。 为解决上述技术问题，本专利技术提供一种数据交互系统，包括：基带处理器和应用处 理器，所述应用处理器具有一增强型双端口随机存储器电路； 所述基带处理器和应用处理器通过所述增强型双端口随机存储器电路交互数据。 优选的，在所述的数据交互系统中，所述基带处理器具有一 SDC接口，所述增强型 双端口随机存储器电路包括动态存储器访问端口、静态存储器和静态存储器访问端口；所 述静态存储器包括第一端口和第二端口； 所述基带处理器通过所述SDC接口发起读写操作访问所述动态存储器访问端口， 所述动态存储器访问端口将所述SDC接口的读写操作转换为静态存储器的读写操作，访问 所述静态存储器的第一端口或第二端口； 所述应用处理器通过一系统总线发起读写操作访问所述静态存储器访问端口，所 述静态存储器访问端口将所述系统总线发起的读写操作转换为静态存储器的读写操作，访 问所述静态存储器第二端口或第一端口。 优选的，在所述的数据交互系统中，所述动态存储器访问端口包括： 动态存储器接口，用于接收所述SDC接口发起的读写操作； 第一转换逻辑单元，用于将所述SDC接口的读写操作转换为静态存储器的读写操 作。 优选的，在所述的数据交互系统中，所述动态存储器接口支持第一代低功耗内存 技术接口。 优选的，在所述的数据交互系统中，所述动态存储器接口接收的信号包括CS、RAS、 CAS、WE、DATA 、ADD 、CLK、CKE、BANK0 和 BANK1。 优选的，在所述的数据交互系统中，所述第一转换逻辑单元转换后的信号包括CS、 WE、DATA、ADD、CLK、0E、ADV。 优选的，在所述的数据交互系统中，所述静态存储器访问端口包括： 系统总线接口，接收所述系统总线发起的读写操作； 第二转换逻辑单元，将所述系统总线发起的读写操作转换为静态存储器的读写操 作。 优选的，在所述的数据交互系统中，所述系统总线接口接收的信号包括HSEL、 HTRANS、HBURST、HWE、HWDATA、HADD、HCLK、HSIZE、HRDATA和 HREADY。 优选的，在所述的数据交互系统中，所述第二转换逻辑单元转换后的信号包括CS、 WE、DATA、ADD、CLK、0E、ADV。 相应的，本专利技术还提供一种基带处理器和应用处理器间的数据交互方法，包括： 基带处理器通过其SDC接口访问应用处理器的增强型双端口随机存储器电路； 应用处理器通过其系统总线访问应用处理器的增强型双端口随机存储器电路； 所述基带处理器和应用处理器通过所述增强型双端口随机存储器电路交互数据。 优选的，在所述的基带处理器和应用处理器间的数据交互方法中，基带处理器通 过其SDC接口访问应用处理器的增强型双端口随机存储器电路的步骤包括： 基带处理器通过其SDC接口发起读写操作访问应用处理器的增强型双端口随机 存储器电路的动态存储器访问端口； 所述动态存储器访问端口将所述SDC接口的读写操作转换为静态存储器的读写 操作，访问所述增强型双端口随机存储器电路的静态存储器的第一端口或第二端口。 优选的，在所述的基带处理器和应用处理器间的数据交互方法中，基带处理器通 过其SDC接口发起读写操作访问应用处理器的增强型双端口随机存储器电路的动态存储 器访问端口的步骤中通过所述动态存储器访问端口的动态存储器接口接收所述SDC接口 发起读写操作；所述动态存储器访问端口将所述SDC接口的读写操作转换为静态存储器的 读写操作的步骤中通过所述动态存储器访问端口的第一转换逻辑单元将所述SDC接口的 读写操作转换为静态存储器的读写操作。 优选的，在所述的基带处理器和应用处理器间的数据交互方法中，所述动态存储 器接口接收的信号包括 CS、RAS、CAS、WE、DATA、ADD 、CLK、CKE、BANK0 和 BANK1。 优选的，在所述的基带处理器和应用处理器间的数据交互方法中，所述第一转换 逻辑单元转换后的信号包括 CS、WE、DATA、ADD、CLK、0E、ADV。 优选的，在所述的基带处理器和应用处理器间的数据交互方法中，所述第一转换 逻辑单元将所述SDC接口发出的行列地址转换为线性寻址方式，以访问所述静态存储器的 第一端口或第二端口。 优选的，在所述的基带处理器和应用处理器间的数据交互方法中，当接收的SDC 接口发起的读写操作为动态指令时，所述第一转换逻辑单元进行转换过滤为空命令。 优选的，在所述的基带处理器和应用处理器间的数据交互方法中，所述动态指令 是预充电、自动刷新和自刷新中的一种或多种。 优选的，在所述的基带处理器和应用处理器间的数据交互方法当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种数据交互系统，其特征在于，包括：基带处理器和应用处理器，所述应用处理器具有一增强型双端口随机存储器电路；所述基带处理器和应用处理器通过所述增强型双端口随机存储器电路交互数据。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱笠，
申请(专利权)人：联芯科技有限公司，
类型：发明
国别省市：上海;31