组合掩模制造技术

本发明专利技术提供一种使用组合蚀刻掩模的组合掩模的方法，所述组合蚀刻掩模包括材料层堆叠的顶层和在所述顶层上的次级掩模，以蚀刻所述堆叠的其他材料层。所述方法包括图案化在材料层堆叠的顶上的第一层，和在图案化第一层的顶上提供次级掩模。所述方法进一步包括使用组合掩模蚀刻来蚀刻包括在第一层之下的第二层的堆叠的其他材料层，和随后使用次级掩模作为蚀刻掩模来蚀刻第一层以及除第二层外的堆叠的其他材料层。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】组合掩模 相关申请的交叉引用无 关于联邦赞助的研究或开发的声明无 [000引背景 诸如但不限于多层有源矩阵底板电路的多层集成电路在各式各样的电子装置 的生产和经济可行性中日益重要。例如，包括但不限于液晶显示器（liquid costal display ;LCD)、电泳显不器（electro地oretic display ;EPD)和有机发光二极管（o;rganic li曲t emitting diode ;0LED)显示器的许多平板显示器通常使用某种形式的有源矩阵底 板。有源矩阵底板可在一些实施中（例如，对于0L邸显示器）提供薄膜晶体管W存储显示 状态W及源电流。在一些实例中，多层有源矩阵底板可促进平板显示器中的紧密的像素间 距。特别地，例如与在不使用多层电路系统的设计中将可能的定位相比，使用有源矩阵底板 的电路系统中的多个层可使元件能够接近于彼此定位。同样地，可在使用多层集成电路的 其他应用中提供多个电路层的类似优点。 附图简述[000引可结合附图参考W下详细说明来更加容易地理解根据本文所述的原理的实例的 各种特征，在所述附图中相同元件符号指定相同结构元件，且其中： 图1示出根据符合本文所述的原理的实例的组合掩模的方法的流程图。 图2A示出根据符合本文所述的原理的实例的材料层堆叠的剖视图。 图2B示出图2A中所示的根据符合本文所述的原理的实例的材料层堆叠的透视 图。 图2C示出图2A的根据本文所述的原理的实例的在提供次级掩模之后的材料层堆 叠的剖视图。 图2D示出图2C的根据本文所述的原理的实例的在蚀刻堆叠的其他材料层之后的 材料层堆叠的剖视图。 图2E示出图2D的根据本文所述的原理的实例的在蚀刻第一层W及除第二层外的 其他材料层之后的材料层堆叠的剖视图。 图2F示出图2E的根据本文所述的原理的实例的在蚀刻第一中间材料层的暴露部 分之后的材料层堆叠的剖视图。 图3A示出根据本文所述的原理的实例的在蚀刻材料层堆叠的第二层之前的材料 层堆叠的剖视图。 图3B示出图3A的根据本文所述的原理的实例的在蚀刻第二层W下切上覆材料层 之后的材料层堆叠的剖视图。 图3C示出图3B的根据本文所述的原理的实例的在蚀刻第二层W通过下切产生间 隙之后的材料层堆叠的剖视图。 图4示出根据符合本文所述的原理的实例的制造多层有源矩阵底板（active matrixbackplane;AMB)的方法的流程图。 图5A示出根据符合本文所述的原理的实例的多层电路组件的一部分的透视图。 图5B示出图5A中所示的根据符合本文所述的原理的实例的穿过多层电路组件的 横截面。 某些实例具有除在上文参考的图中所示特征之外且代替所述特征的一个的其他 特征。该些和其他特征是参看上文参考的图详述在下文中。[002引详细描述 根据本文所述的原理的实例提供组合掩模和使用所述组合掩模制造的多层有源 矩阵底板。根据本文所述的原理的组合掩模可用于制造多层构造或电路，所述多层构造和 电路诸如但不限于比在无组合掩模的情况下可能地W较少步骤和W可能较低的成本获得 的有源矩阵底板。特别地，组合掩模可促进在无需通过真空沉积系统的多个传递的情况下 制造多层电路。取而代之的是，尽管例如存在不同材料的顺序沉积，但是用于提供多层电路 的电路层的所有真空沉积可在单个操作中执行。然后，使用组合掩模执行多层电路的元件 的图案化和形成W产生最终多层电路（例如，多层有源矩阵底板），所述产生方法可包括比 在无组合掩模的情况下较少的步骤。例如，组合掩模可通过从四个与五个步骤之间的典型 数目的步骤中大体上消除两个步骤来减少图案化和形成中的掩模步骤。此外，即使埋层是 在图案化埋层之前与其他层一起沉积，组合掩模也可提供埋层的图案化W提供导体交叉和 W将由埋层形成或在埋层之内形成的元件隔离。 根据符合本文所述的原理的各种实例，组合掩模使用具有互斥的选择性蚀刻阻力 的多层电路的一对材料层。在本文中，将'互斥的选择性蚀刻阻力'相对于一对材料层定义 为在大体上不影响第二层材料层的情况下蚀刻所述一对材料层的第一材料层的能力，和在 大体上不影响第一材料层的情况下蚀刻所述一对材料层的第二材料层的能力。例如，对于 包含不同材料的给定材料层对，如果存在将蚀刻所述材料层对的第一材料层而不蚀刻第二 材料层的暴露部分的蚀刻剂或蚀刻方法，那么第二层具有或显示除第一材料层外或相对于 第一材料层的选择性蚀刻阻力。同样地，如果存在将蚀刻所述材料层对的第二材料层而不 蚀刻第一材料层的暴露部分的蚀刻剂或蚀刻方法，那么所述第一层具有或显示除第二材料 层外或相对于第二材料层的选择性蚀刻阻力。根据本文的定义，当第一和第二材料层的组 合与各个蚀刻剂或蚀刻方法一起存在时，则第一材料层和第二材料层具有或显示互斥的选 择性蚀刻阻力。例如，包含铁的材料层可使用碳氣化合物（fluorocarbon;C-巧等离子体蚀 亥IJ，且包含侣的另一材料层可使用磯酸（H3PO4)蚀刻。然而，根据一些实例，C-F等离子体可 能不蚀刻含侣的材料层，而H3PO4可能不蚀刻含铁的材料层。根据本文中的定义，在此实例 中，含铁的材料层具有相对于含侣的材料层的互斥的选择性蚀刻阻力。 在本文中，根据定义，当将数个层的任何特定层的材料大体上限于所述特定层时， 所述数个大体上平坦的层是'自共平面'。例如，考虑第一层和第二层的每一层具有顶部边 界和底部边界。进一步，假定第一层和第二层大体上平坦且第二层的底部边界与第一层的 顶部边界重合（例如，第二层W堆叠关系位于第一层的顶上）。当且仅当没有第一层的材料 延伸超出第二层的底部边界之上且没有第二层的材料延伸到第一层的顶部边界之下时，示 例性第一层和第二层格自自共面。换句话说，第一和第二层的每一层的材料被严格地限 制在所述第一和第二层的各个层的顶部及底部边界之内。相反，当示例性第一层被图案化 且随后示例性第二层被沉积在图案化第一层的上方时，第二层的一些材料在图案化第一层 中的开口内结束（例如，低于第一层的顶部边界）。因而，根据本文的定义，示例性第一和第 二层没有自共面。 进一步，如本文所使用，冠词'一（a)'意在具有所述冠词在专利技术中的一般意 义，即'一或多个'。例如，'一层'意指一或多个层且因而，'所述层'在本文中意指'所述一 或多个层'。同样，在本文中对'顶部'、'底部'、'上部'、'下部'、'向上'、'向下'、'前部'、'后 部'、'左侧'或'右侧'的任何参考不意在为本文中的限制。在本文中，除非另有明确规定， 否则当术语'约'被应用于一值时，所述术语通常意指在用于产生所述值的设备的公差范围 之内，或在一些实例中，所述术语意指加或者减10%，或加或者减5%，或加或者减1%。此 夕F，本文中的实例仅意在为说明性的且为了论述的目的而非限制呈现。[002引图1示出根据符合本文所述的原理的实例的组合掩模的方法100的流程图。在一 些实例中，组合掩模的方法100可用于产生多层电路，所述多层电路诸如但不限于，有源矩 阵底板。例如，有源矩阵底板可与液晶显示器（LCD)结合使用。例如，在另一实例中，多层 电路可包含诸如忆阻器阵列的金属-绝缘体-金属结构或者另一多层电路，所述另一多层 电路包含金属层和半导体层的组合。 如图1本文档来自技高网...

【技术保护点】
一种组合掩模的方法，所述方法包含：图案化材料层堆叠的第一层，所述第一层位于所述堆叠的顶部且具有相对于位于所述第一层之下的所述堆叠的第二层的互斥的选择性蚀刻阻力；在所述图案化第一层的顶上提供次级掩模；使用所述图案化第一层和所述次级掩模的组合作为组合蚀刻掩模来蚀刻包括所述第二层的所述堆叠的其他材料层；和使用所述次级掩模作为蚀刻掩模来蚀刻所述第一层以及除所述第二层外的所述堆叠的所述其他材料层。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：C·P·陶西格，HJ·金，O·权，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国;US