具有模塑通孔的半导体器件制造技术

本发明专利技术提供了一种形成具有模塑通孔的半导体器件的方法，该方法包括共晶接合覆盖晶圆和基底晶圆以形成晶圆封装件。基底晶圆包括第一芯片封装件部分、第二芯片封装件部分和第三芯片封装件部分。覆盖晶圆包括多个隔离沟槽和多个分离沟槽，相对于覆盖晶圆的相同表面，分离沟槽的深度比隔离沟槽的深度更大。该方法也包括去除覆盖晶圆的一部分以暴露第一芯片封装件部分接触件、第二芯片封装件部分接触件和第三芯片封装件部分接触件。该方法还包括分离晶圆封装件以将晶圆封装件分离成第一芯片封装件、第二芯片封装件和第三芯片封装件。本发明专利技术还提供具有模塑通孔的半导体器件。

【技术实现步骤摘要】

本专利技术涉及半导体器件，具体而言，涉及具有模塑通孔的半导体器件。
技术介绍
器件制造商不断地面临的挑战是通过例如提供具有高品质性能的集成电路给用户带来价值和方便。一些集成电路包括通过不同工艺形成的多微机电系统或芯片封装件。这些类型的集成电路经常出现故障，因为芯片封装件并未在共同的条件下形成的，并且一个芯片封装件的操作性能与另一个芯片封装件的操作性能相比是未知的。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种形成半导体器件的方法，包括:共晶接合覆盖晶圆和基底晶圆以形成晶圆封装件，其中，所述基底晶圆包括第一芯片封装件部分、第二芯片封装件部分和第三芯片封装件部分，以及所述覆盖晶圆包括多个隔离沟槽，所述多个隔离沟槽配置为与所述第一芯片封装件部分、所述第二芯片封装件部分和所述第三芯片封装件部分中的一个的相应的沟槽区基本上对准，所述覆盖晶圆还包括多个分离沟槽，相对于所述覆盖晶圆的相同表面，所述多个分离沟槽的深度比所述多个隔离沟槽的隔离沟槽的深度更大；去除所述覆盖晶圆的一部分以暴露第一芯片封装件部分接触件、第二芯片封装件部分接触件和第三芯片封装件部分接触件，所述第一芯片封装件部分接触件、所述第二芯片封装件部分接触件和所述第三芯片封装件部分接触件与所述多个分离沟槽的相应的分离沟槽对准；分离所述晶圆封装件以将所述晶圆封装件分离成配置以实施第一操作的第一芯片封装件、配置以实施第二操作的第二芯片封装件和配置以实施第三操作的第三芯片封装件，所述第一芯片封装件包括所述第一芯片封装件部分，所述第二芯片封装件包括所述第二芯片封装件部分，并且所述第三芯片封装件包括所述第三芯片封装件部分；以及将所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件放置在衬底上。在上述方法中，还包括:使用模塑料将所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件接合在一起；形成穿过所述模塑料的多个模塑通孔，所述多个模塑通孔暴露所述第一芯片封装件部分接触件、所述第二芯片封装件部分接触件和所述第三芯片封装件部分接触件；在所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件上方、所述模塑料的至少一部分上方和所述多个模塑通孔中形成再分布层；在所述模塑料和所述再分布层上方形成绝缘层；以及在所述绝缘层中形成暴露所述再分布层的至少一部分的多个开口。在上述方法中，还包括:在所述多个开口中形成多个凸块下层；以及在所述凸块下层上方形成多个焊料凸块。在上述方法中，其中，所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件独立地选自加速度计、陀螺仪和压力传感器。在上述方法中，还包括:在接合所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件之前，将CMOS芯片封装件部分放置在所述衬底上，并且使用所述模塑料将CMOS芯片封装件、所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件接合在一起，其中，所述多个模塑通孔包括暴露所述CMOS芯片封装件部分的接触件的模塑通孔，并且所述再分布层也形成在所述CMOS芯片封装件部分上方和与所述CMOS芯片封装件部分相关的所述模塑通孔中。在上述方法中，还包括:去除所述衬底。在上述方法中，其中，在将所述第一芯片封装件部分、所述第二芯片封装件部分和所述第三芯片封装件部分的一个或多个放置在所述衬底上之前，将粘合层放置在所述衬底上，并且通过从所述第一芯片封装件、所述第二芯片封装件或所述第三芯片封装件的一个或多个剥离所述粘合层去除所述衬底。在上述方法中，其中，所述衬底是CMOS芯片封装件部分，所述多个模塑通孔包括暴露所述CMOS芯片封装件部分的接触件的模塑通孔，所述再分布层也形成在所述CMOS芯片封装件部分上方和与所述CMOS芯片封装件部分相关的所述模塑通孔中，并且使用所述模塑料将CMOS芯片封装件、所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件接合在一起。在上述方法中，还包括在将所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件放置在所述衬底上之前，将环氧化物应用至所述CMOS芯片封装件部分，所述环氧化物能够将所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件接合至所述CMOS芯片封装件部分。在上述方法中，其中，通过所述绝缘层密封所述多个模塑通孔。根据本专利技术的另一方面，还提供了一种半导体器件，包括:第一芯片封装件，配置以实施第一操作，所述第一芯片封装件包括第一芯片封装件部分，所述第一芯片封装件部分包括:基底晶圆的第一基底晶圆部分；以及覆盖晶圆的第一覆盖晶圆部分，所述第一覆盖晶圆部分共晶接合至所述第一基底晶圆部分；第二芯片封装件，配置以实施第二操作，所述第二芯片封装件包括第二芯片封装件部分，所述第二芯片封装件部分包括:所述基底晶圆的第二基底晶圆部分；以及所述覆盖晶圆的第二覆盖晶圆部分，所述第二覆盖晶圆部分共晶接合至所述第二基底晶圆部分；第三芯片封装件，配置以实施第三操作，所述第三芯片封装件包括第三芯片封装件部分，所述第三芯片封装件部分包括:所述基底晶圆的第三基底晶圆部分；以及所述覆盖晶圆的第三覆盖晶圆部分，所述第三覆盖晶圆部分共晶接合至所述第三基底晶圆部分；CM0S芯片封装件，所述CMOS芯片封装件与所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件的至少一个基本上相邻；以及模塑料层，将所述第一芯片封装件、所述第二芯片封装件、所述第三芯片封装件和所述CMOS芯片封装件接合在一起，所述模塑料层中具有暴露第一芯片封装件部分接触件、第二芯片封装件部分接触件、第三芯片封装件部分接触件和CMOS芯片封装件接触件的多个模塑通孔，其中，所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件是衍生自所述覆盖晶圆和所述基底晶圆的分离的组件。在上述半导体器件中，其中，所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件独立地选自加速度计、陀螺仪和压力传感器。在上述半导体器件中，其中，所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件独立地选自ASIC、高真空压力器件和低真空压力器件。在上述半导体器件中，还包括:再分布层，位于所述第一芯片封装件、所述第二芯片封装件、所述第三芯片封装件和所述CMOS芯片封装件上方以及所述多个模塑通孔中；绝缘层，位于模塑料上方；多个开口，位于所述绝缘层中，暴露所述再分布层；以及多个导电元件，位于所述多个开口中。在上述半导体器件中，其中，所述导电元件包括凸块下层和焊料凸块。在上述半导体器件中，其中，所述导电元件包括导电柱。在上述半导体器件中，其中，通过所述绝缘层密封所述多个模塑通孔。根据本专利技术的又一方面，还提供了一种半导体器件，包括:第一芯片封装件，配置以实施第一操作，所述第一芯片封装件包括第一芯片封装件部分，所述第一芯片封装件部分包括:基底晶圆的第一基底晶圆部分；及覆盖晶圆的第一覆盖晶圆部分，所述第一覆盖晶圆部分共晶接合至所述第一基底晶圆部分；第二芯片封装件，配置以实施第二操作，所述第二芯片封装件包括第二芯片封装件部分，所述第二芯片封装件部分包括:所述基底晶圆的第二基底晶圆部分；以及所述覆盖晶圆的第二覆盖晶圆部分，所述第二覆盖晶圆部分共晶接合至所述第二基底晶圆部分；第三芯片封装件，配置以实施第三操作，所述第本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法，包括：共晶接合覆盖晶圆和基底晶圆以形成晶圆封装件，其中，所述基底晶圆包括第一芯片封装件部分、第二芯片封装件部分和第三芯片封装件部分，以及所述覆盖晶圆包括多个隔离沟槽，所述多个隔离沟槽配置为与所述第一芯片封装件部分、所述第二芯片封装件部分和所述第三芯片封装件部分中的一个的相应的沟槽区基本上对准，所述覆盖晶圆还包括多个分离沟槽，相对于所述覆盖晶圆的相同表面，所述多个分离沟槽的深度比所述多个隔离沟槽的隔离沟槽的深度更大；去除所述覆盖晶圆的一部分以暴露第一芯片封装件部分接触件、第二芯片封装件部分接触件和第三芯片封装件部分接触件，所述第一芯片封装件部分接触件、所述第二芯片封装件部分接触件和所述第三芯片封装件部分接触件与所述多个分离沟槽的相应的分离沟槽对准；分离所述晶圆封装件以将所述晶圆封装件分离成配置以实施第一操作的第一芯片封装件、配置以实施第二操作的第二芯片封装件和配置以实施第三操作的第三芯片封装件，所述第一芯片封装件包括所述第一芯片封装件部分，所述第二芯片封装件包括所述第二芯片封装件部分，并且所述第三芯片封装件包括所述第三芯片封装件部分；以及将所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件放置在衬底上。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：郑钧文，彭荣辉，蔡尚颖，蔡宏佳，邓伊筌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71