一种基于FPGA的服务器存储电路制造技术

本实用新型专利技术公开了一种基于FPGA的服务器存储电路，包括服务器处理器连接DDR3内存芯片，所述服务器处理器连接PCIE接口并通过所述PCIE接口连接FPGA芯片，所述的FPGA芯片连接DDR3缓存芯片，所述FPGA芯片包括至少即第一串行RapidIO接口、第二串行RapidIO接口、第三串行RapidIO接口和第四串行RapidIO接口，所述的第一串行RapidIO接口连接第一SATA/SAS存储装置，所述的第二串行RapidIO接口连接第二SATA/SAS存储装置，所述的第三串行RapidIO接口连接第三SATA/SAS存储装置，所述的第四串行RapidIO接口连接第四SATA/SAS存储装置。

【技术实现步骤摘要】

本技术属于服务器芯片
，特别涉及一种基于FPGA的服务器存储电路。
技术介绍
现有技术中，服务器存储架构都是用专用的PCH桥片连接到服务器的CPU上用来扩展外围的存储接口，比如SATA, SAS等。例如公开号为CN202795333U的专利文件披露了一种服务器中磁盘冗余阵列高速读写控制电路结构，所述的电路结构包括电源模块、服务器主板、中央处理器、独立磁盘冗余阵列卡、磁盘阵列及磁盘阵列缓存模块，所述的电源模块、中央处理器和独立磁盘冗余阵列卡均通过所述的服务器主板交互连接，所述的磁盘阵列和磁盘阵列缓存模块均与所述的电源模块相连接，且所述的磁盘阵列和磁盘阵列缓存模块均通过所述的独立磁盘冗余阵列卡与所述的服务器主板相连接，所述的磁盘阵列缓存模块为固态硬盘。目前随着系统技术在飞速的发展，对数据的存储容量、存取速度和数据完整性安全要求越来越高，特别是一些研宄所，军工单位等。上述的专利文件提及的技术方案不能完全满足通用服务器的发展要求，同时还存在系统复杂、功耗较大和成本较高的问题。
技术实现思路
本技术的目的是提供一种基于FPGA的服务器存储电路。本技术的技术方案是，一种基于FPGA的服务器存储电路，所述服务器存储电路包括服务器处理器，所述服务器处理器连接DDR3内存芯片，所述服务器处理器连接PCIE接口并通过所述PCIE接口连接FPGA芯片，所述的FPGA芯片连接DDR3缓存芯片，所述FPGA芯片包括至少4个串行Rapid1接口，即第一串行Rapid1接口、第二串行Rapid1接口、第三串行Rapid1接口和第四串行Rapid1接口，所述的第一串行Rapid1接口连接第一 SATA/SAS存储装置，所述的第二串行Rapid1接口连接第二 SATA/SAS存储装置，所述的第三串行Rapid1接口连接第三SATA/SAS存储装置，所述的第四串行Rapid1接口连接第四SATA/SAS存储装置。所述服务器处理器是X86架构的E5-2600服务器处理器，所述FPGA芯片是altera的stratix5，所述的服务器存储电路还包括与所述FPGA芯片连接的FPGA电源供电模块、FPGA程序并行flash、10/100/1000M网络接口以及通过本地总线与所述FPGA芯片连接的BMC基板管理控制器芯片AST2400，围绕BMC基板管理控制器芯片AST2400的周边电路还包括与其连接的电源模块、程序flash和DDR3内存，所述的BMC基板管理控制器芯片AST2400的周边电路还包括与其连接的网络接口、USB接口、串行接口和VGA接口。Rapid1是由Motorola和Mercury等公司率先倡导的一种高性能、低引脚数、基于数据包交换的互连体系结构，是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。Rapid1主要应用于嵌入式系统内部互连，支持芯片到芯片、板到板间的通讯，可作为嵌入式设备的背板(Backplane)连接。Rapid1协议由逻辑层、传输层和物理层构成。逻辑层定义了所有协议和包格式。这是对终端进行初始化和完成传送的很有必要的信息。传输层为数据包从一个终端到另一个终端通道的必要信息。物理层描述了设备之间接口协议，例如包传装置，流量控制，电特性及低级错误管理等。Rapid 1分为并行Rapid 1标准和串行Rapid 1标准，串行Rapid1是指物理层采用串行差分模拟信号传输的Rapid1标准。PC1-Express是总线和接口标准，它原来的名称为“3G10”，是由英特尔在2001年提出的，很明显英特尔的意思是它代表着下一代I/O接口标准。PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能。PCIe交由PC1-SIG(PCI特殊兴趣组织)认证发布后才改名为“PC1-Express”，简称PC1-E或PCIE。SATA是Serial ATA的缩写，即串行ΑΤΑ。这是一种完全不同于并行ATA的新型硬盘接口类型，由于采用串行方式传输数据而得名。SATA总线使用嵌入式时钟信号，具备了更强的纠错能力，与以往相比其最大的区别在于能对传输指令(不仅仅是数据)进行检查，如果发现错误会自动矫正，这在很大程度上提高了数据传输的可靠性。串行接口还具有结构简单、支持热插拔的优点。SAS (Serial Attached SCSI)即串行连接SCSI，是新一代的SCSI技术，和现在流行的Serial ATA(SATA)硬盘相同，都是采用串行技术以获得更高的传输速度，并通过缩短连结线改善内部空间等。SAS是并行SCSI接口之后开发出的全新接口。此接口的设计是为了改善存储系统的效能、可用性和扩充性，并且提供与SATA硬盘的兼容性。关于BMC基板管理控制器芯片，在BMC中完全实现IPMI功能需要一个功能强大的16位元或32位元微控制器以及用於数据储存的RAM、用於非挥发性数据储存的快闪记忆体和韧体。一个提供IPMI vl.5的典型BMC大约需要32kRAM和128k快闪记忆体。采用IPMI协议的一种创新性解决方案是利用高性价比的迷你基板管理控制器，它在安全远程重启、安全重新上电、LAN警告和系统健康监视方面能提供基本的IPMI vl.5远程可管理性。由於性价比高，这款控制器还能用来管理网路设备，如公用桌上型电脑、印表机、集线器、数位电视视讯转换盒等。本技术采用服务器处理器芯片通过存储扩展接口 PCIE接口，连接到FPGA的高速接口 RAPID1来扩展SATA或者SAS等存储接口，解决了嵌入式服务器存储容量扩展和存取速度的技术瓶颈。【附图说明】通过参考附图阅读下文的详细描述，本技术示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本技术的若干实施方式，其中:图1是本技术一实施例的服务器存储电路组成示意图。图2是本技术又一实施例的服务器存储电路组成示意图。【具体实施方式】如图1所示，本技术的基于FPGA的服务器存储电路，所述服务器存储电路包括服务器处理器，所述服务器处理器连接DDR3内存芯片，所述服务器处理器连接PCIE接口并通过所述PCIE接口连接FPGA芯片，所述的FPGA芯片连接DDR3缓存芯片，所述FPGA芯片包括至少4个串行Rapid1接口，即第一串行Rapid1接口、第二串行Rapid1接口、第三串行Rapid1接口和第四串行Rapid1接口，所述的第一串行Rapid1接口连接第一 SATA/SAS存储装置，所述的第二串行Rapid1接口连接第二 SATA/SAS存储装置，所述的第三串行Rapid1接口连接第三SATA/SAS存储装置，所述的第四串行Rapid1接口连接第四SATA/SAS存储装置。如图2所示，所述服务器处理器是X86架构的E5-2600服务器处理器，所述FPGA芯片是altera的stratix5，所述的服务器存储电路还包括与所述FPGA芯片连接的FPGA电源供电模块、FPGA程序并行flash、10/100/1000M网络接口以及通过本地总线与所述FPGA芯片连接的B本文档来自技高网...

【技术保护点】
一种基于FPGA的服务器存储电路，其特征在于，所述服务器存储电路包括服务器处理器，所述服务器处理器连接DDR3内存芯片，所述服务器处理器连接PCIE接口并通过所述PCIE接口连接FPGA芯片，所述的FPGA芯片连接DDR3缓存芯片，所述FPGA芯片包括至少4个串行RapidIO接口，即第一串行RapidIO接口、第二串行RapidIO接口、第三串行RapidIO接口和第四串行RapidIO接口，所述的第一串行RapidIO接口连接第一SATA/SAS存储装置，所述的第二串行RapidIO接口连接第二SATA/SAS存储装置，所述的第三串行RapidIO接口连接第三SATA/SAS存储装置，所述的第四串行RapidIO接口连接第四SATA/SAS存储装置。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨敏，
申请(专利权)人：上海师范大学，
类型：新型
国别省市：上海;31