利用元数据管理的堆栈存储器设备制造技术

一种处理系统(100)包括一个或多个处理器设备(104)和耦合至堆栈存储器设备(102)的其它系统组件，所述堆栈存储器设备具有一组堆栈存储器层(120)和一组一个或多个逻辑层(122)。所述组逻辑层实现元数据管理器(134)，所述元数据管理器(134)将元数据管理从所述其它系统组件中卸载。所述组逻辑层还包括存储器接口(130)，所述存储器接口(130)耦合至实现在所述组堆栈存储器层中的存储器单元电路(126)，并且可耦合至所述堆栈存储器设备的外部的设备。所述存储器接口操作来执行对所述外部设备和所述元数据管理器的存储器访问。通过所述元数据管理器与所述堆栈存储器层的紧密集成，所述元数据管理器可比所述外部设备可执行的更有效地执行某些存储器密集型元数据管理操作。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】利用元数据管理的堆栈存储器设备背景公开领域本公开大体上涉及存储器设备，并且更具体地涉及堆栈存储器设备。相关技术描述在许多处理系统中，存储器带宽和时延是显著性能瓶颈。这些性能因素可通过使用堆栈或三维(3D)存储器而得到一定程度改进，堆栈或3D存储器通过使用穿硅通孔(TSV)使多个堆栈存储器层互连来提供增加的带宽和减小的设备内时延。然而，系统存储器和其它大规模存储器通常被实现为与系统的其它组件分开。因此，实现3D堆栈存储器的系统可能由于将3D堆栈存储器与其它组件连接的互连的带宽而继续受带宽限制，并且由于遍历相对长的互连的信令的传播延迟和进行此类信令所需信号交换过程(handshakingprocess)而受时延限制。当所执行的任务需要对3D堆栈存储器进行多次访问时，设备内带宽和设备内时延对系统的处理效率和功耗具有特定影响，因为每次访问需要3D堆栈存储器之间来回通信，并且因此每次访问将会招致两次的设备内带宽和时延损失。附图简述本公开和它对本领域技术人员来说显而易见的众多特征和优势可通过参看附图来更好地理解。图1是示出根据本公开的至少一个实施方案的呈垂直堆栈配置的采用元数据管理器的处理系统的分解透视图的图。图2是示出根据本公开的至少一个实施方案的呈侧分配置的图1的处理系统的替代实现方式的截面图的图。图3是更详细地示出根据本公开的至少一个实施方案的图1的处理系统的框图。图4是示出根据本公开的至少一个实施方案的响应于存储器访问请求来执行元数据管理操作的示例方法的流程图。图5是示出根据本公开的至少一个实施方案的一种响应于元数据命令来执行元数据操作的示例方法的流程图。图6是示出根据本公开的至少一个实施方案的从堆栈存储器设备提供元数据的示例方法的流程图。图7是示出根据本公开的至少一个实施方案的用于执行虚拟到物理地址转换的示例元数据管理操作的图。图8是示出根据本公开的至少一个实施方案的用于存储器利用率监测的示例元数据管理操作的图。图9是示出根据本公开的至少一个实施方案的用于存储器记录的示例元数据管理操作的图。图10是示出根据本公开的至少一个实施方案的用于错误校正值计算的示例元数据管理操作的图。图11是示出根据本公开的至少一个实施方案的一种用于错误检测值验证的示例元数据管理操作的图。图12是示出根据本公开的至少一个实施方案的用于垃圾收集标记过程的示例元数据管理操作的图。图13是示出根据本公开的至少一个实施方案的用于另一垃圾收集标记过程的示例元数据管理操作的图。图14是示出根据本公开的至少一个实施方案的用于设计和制造实现堆栈存储器和元数据管理器的集成电路(IC)设备的方法的流程图。在不同图中使用相同参考符号指示类似或相同的项目。优选实施方案的详细描述图1-14示出通过使用堆栈存储器设备来实现提高的处理效率和降低的功耗的示例技术，所述堆栈存储器设备实现集成元数据管理器以对存储在堆栈存储器设备的存储器单元电路中的操作数据卸载元数据管理。堆栈存储器设备包括一组堆栈存储器层和一组一个或多个逻辑层，其中一个或多个逻辑层实现元数据管理器和存储器接口。存储器接口耦合至存储器单元电路并且可耦合至堆栈存储器设备的外部的一个或多个设备。存储器接口操作以响应于来自元数据管理器和一个或多个外部设备的存储器访问请求来执行存储器访问。元数据管理器包括执行针对存储在堆栈存储器设备处的、与所存储的操作数据相关联的元数据的一个或多个元数据管理操作的逻辑。此类元数据管理操作的实例包括但不限于:地址转换操作、数据安全性或数据完整性操作(例如，校验和或错误校正代码计算或验证)、垃圾收集操作、存储器利用率剖析、存储器记录等。由于元数据管理器与存储器层的紧密集成，与外部设备相比，元数据管理器可以更高的带宽以及更低的时延和功耗来访问存储在存储器层中的元数据。此外，对堆栈存储器设备的元数据管理的卸载允许外部设备执行集中于操作数据的其它任务，从而增加系统的总处理吞吐量。如本文所使用，术语“操作数据”是指由系统的设备在代表操作系统、管理程序或软件应用程序执行操作时所使用的数据。如本文所使用，术语“元数据”是指描述系统对对应操作数据的使用的特性、标识符或表示的数据。操作数据的实例包括指令数据和操作数数据。元数据的实例包括数据完整性/安全性信息，如奇偶校验位、校验和、以及错误校正代码(ECC)、地址转换信息(例如，页表条目和转换后备缓冲条目)、状态指示器(例如，脏位、有效位、可达位)等。更一般地，操作数据是提供至堆栈存储器设备以存储的数据，并且元数据是堆栈存储器设备用来访问、表征或修改所存储的操作数据的数据。图1示出根据本公开的至少一个实施方案的处理系统100。处理系统100可包括各种计算系统中的任一种，包括笔记本或平板计算机、台式计算机、服务器、网络路由器、交换机或集线器、支持计算的蜂窝电话、个人数字助理等。在描绘的实例中，处理系统100包括堆栈存储器设备102和通过设备间互连106耦合的至少一个外部设备104。处理系统100还包括了图1未示出的各种其它组件，如一个或多个显示组件、存储设备、输入设备(例如，鼠标或键盘)等。虽然处理系统100可包括通过设备间互连106耦合至堆栈存储器设备102的多个外部设备104，但是为了便于说明，本文描述具有单个外部设备104的示例实现方式。在一个实施方案中，外部设备104被实现为集成电路(IC)封装103，并且堆栈存储器设备102被实现为IC封装105，IC封装105与实现外部设备104的IC封装103分开。在另一实施方案中，外部设备104和堆栈存储器设备102被实现为通过相同IC封装中的插入器连接的单独裸片集。在任一情况中，参照堆栈存储器设备102而言，外部设备104是“外部的”。在示出的实例中，外部设备104是处理设备，但是外部设备104也可以是其它类型设备。在此实例中，外部设备包括一个或多个处理器核心(如处理器核心108和110)、北桥112、和外围组件114。处理器核心108和110可包括各种处理器核心中的任一种和其组合，如中央处理单元(CPU)核心、图形处理单元(GPU)、数字信号处理器(DSP)等。外围组件114可包括例如集成的南桥或输入/输出控制器、一个或多个3级(L3)高速缓冲存储器等。北桥112包括存储器控制器接口 116或与存储器控制器接口 116相关联，所述存储器控制器接口 116包括连接至设备间互连106的导体的物理接口(PHY)。设备间互连106可根据各种常规互连或总线架构中的任一种来实现，所述互连或总线架构如快速外围组件互连(PC1-E)架构、超传输架构、快速路径互连(QPI)架构等。可替代地，设备间互连106可根据专用总线架构来实现。设备间互连106包括多个导体，所述导体将外部设备104的存储器接口 116的发射/接收电路与堆栈存储器设备102的存储器接口 130的发射/接收电路耦合。导体可包括导电体(如印刷电路板(PCB)迹线或缆线)、导光体(如光纤)或其组合。堆栈存储器设备102可实现各种存储器单元架构中的任一种，包括但不限于:易失性存储器架构(如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM))或非易失性存储器架构(如只读存储器(ROM)、闪存存储器、铁电RAM(F本文档来自技高网...

【技术保护点】
一种集成电路(IC)封装(105)，其包括：存储器单元电路(126)；以及一组一个或多个逻辑层(122)，其电耦合至所述存储器单元电路，所述组一个或多个逻辑层包括元数据管理器(134)和存储器接口(130)，所述存储器接口耦合至所述元数据管理器并且可耦合至所述IC封装的外部的设备(104)，并且所述元数据管理器用以管理存储在所述IC封装处的元数据、和与存储在所述存储器单元电路处的用于所述设备的操作数据相关联的元数据。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：G·H·洛，J·M·奥康纳，B·M·贝克曼，M·伊格内托斯基，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：美国;US