一种低功耗数字FIR滤波器制造技术

本发明专利技术涉及集成电路技术领域，特别涉及一种低功耗数字FIR滤波器。本发明专利技术的滤波器，能够根据输入信号和输出信号，通过累加的方式将输入信号和输出累加信号发送到模式判断模块了进行模式判断，通过模式更新模块在切换信号的控制下进行模式切换，然后根据模式控制信号控制门控时钟信号的开启和关断以及更新乘加运算模块中的滤波器系数，实现动态的调整滤波器的阶数和系数。本发明专利技术的有益效果为，对于一个实际的语音信号，在保证完成滤波过程的条件下大大节省功耗，解决了根据最差情况设计的传统滤波器带来的资源浪费问题。本发明专利技术尤其适用于低功耗滤波器。

【技术实现步骤摘要】

本专利技术涉及集成电路
，特别涉及一种基于近似计算原理由门控时钟实现 的低功耗数字FIR滤波器。
技术介绍
一个滤波器实质上是一个系统或者网络，它以一个期望的模式有选择地改变信号 的波形、幅度-频率和相位-频率特性。一般滤波的目的是为了改善一个信号的质量，例如 说消除或者减少噪声，也有从信号中提取信息，或者是把以前为了有效地利用通信信道而 组合在一起的两个或多个信号分离出来。 数字滤波器是用硬件或者软件实现的一种算法，这个算法是为了达到滤波的目的 而对数字输入信号进行运算产生数字输出信号。数字滤波器的通常的作用对象是数字化的 模拟信号（通过ADC转换得到），或者是存储在计算机存储器里代表某些变量的数。 数字滤波器在DSP里具有非常重要的作用。在很多应用中（例如数据压缩，生物 医学信号处理，语音处理，图像处理，数据传输，数字音频，电话回声对消，等等），数字滤波 器和模拟滤波器相比具有很多优势。特别是FIR(Finite Impulse Response)数字滤波器 所具有的线性相位特性。 数字FIR滤波器的结构由如下公式给出：【主权项】1. 一种低功耗数字FIR滤波器，包括乘加运算模块、输入累加模块、输出累加模块、n 控时钟模块、模式判断模块、模式更新模块和滤波器系数更新模块；所述输入累加模块的输 入端接外部信号输入端，其输出端接模式判断模块的第一输入端；所述输出累加模块的输 入端接信号输出端，其输出端接模式判断模块的第二输入端；所述模式判断模块的输出端 接模式更新模块的输入端；所述模式更新模块的第一输出端接模式判断模块的第=输入 端，其第二输出端分别接口控时钟模块的输入端、滤波器系数更新模块的输入端和乘加运 算模块的第一输入端；所述口控时钟模块的输出端接乘加运算模块的第二输入端；所述滤 波器系数更新模块的输出端接乘加运算模块的第=输入端；所述乘加运算模块的第四输入 端接外部信号输入端，其输出端为信号输出端；其中， 所述输入累加模块用于对多个输入信号进行累加，将得到的输入累加信号输入到模式 判断模块； 所述输出累加模块用于对多个输出信号进行累加，将得到的输出累加信号输入到模式 判断模块； 所述模式判断模块用于根据接收到的输入累加信号和输出累加信号判断当前需要切 换的模式，具体方法为；先获取当前输入累加信号和输出累加信号的差值，然后乘W上一个 模式所对应的比例系数，将得到的乘积与预设的阔值比较，确定当前所需切换的模式后将 切换信号发送到模式更新模块； 所述模式更新模块在切换信号的控制下进行模式切换，将模式控制信号分别输入到乘 加运算模块、模式判断模块和滤波器系数更新模块； 所述口控时钟模块用于根据模式控制信号控制口控时钟信号的开启和关断； 所述滤波器系数更新模块用于根据模式控制信号更新乘加运算模块中的滤波器系 数； 所述乘加运算模块用于在上述模式更新模块、n控时钟模块和滤波器系数更新模块的 控制下对输入信号进行乘加运算，将得到的信号输出。【专利摘要】本专利技术涉及集成电路
，特别涉及一种低功耗数字FIR滤波器。本专利技术的滤波器，能够根据输入信号和输出信号，通过累加的方式将输入信号和输出累加信号发送到模式判断模块了进行模式判断，通过模式更新模块在切换信号的控制下进行模式切换，然后根据模式控制信号控制门控时钟信号的开启和关断以及更新乘加运算模块中的滤波器系数，实现动态的调整滤波器的阶数和系数。本专利技术的有益效果为，对于一个实际的语音信号，在保证完成滤波过程的条件下大大节省功耗，解决了根据最差情况设计的传统滤波器带来的资源浪费问题。本专利技术尤其适用于低功耗滤波器。【IPC分类】H03H17-00【公开号】CN104539258【申请号】CN201410819797【专利技术人】贺雅娟, 李金朋, 贺彦铭, 张子骥, 甄少伟, 罗萍, 张波 【申请人】电子科技大学【公开日】2015年4月22日【申请日】2014年12月25日本文档来自技高网...

【技术保护点】
一种低功耗数字FIR滤波器，包括乘加运算模块、输入累加模块、输出累加模块、门控时钟模块、模式判断模块、模式更新模块和滤波器系数更新模块；所述输入累加模块的输入端接外部信号输入端，其输出端接模式判断模块的第一输入端；所述输出累加模块的输入端接信号输出端，其输出端接模式判断模块的第二输入端；所述模式判断模块的输出端接模式更新模块的输入端；所述模式更新模块的第一输出端接模式判断模块的第三输入端，其第二输出端分别接门控时钟模块的输入端、滤波器系数更新模块的输入端和乘加运算模块的第一输入端；所述门控时钟模块的输出端接乘加运算模块的第二输入端；所述滤波器系数更新模块的输出端接乘加运算模块的第三输入端；所述乘加运算模块的第四输入端接外部信号输入端，其输出端为信号输出端；其中，所述输入累加模块用于对多个输入信号进行累加，将得到的输入累加信号输入到模式判断模块；所述输出累加模块用于对多个输出信号进行累加，将得到的输出累加信号输入到模式判断模块；所述模式判断模块用于根据接收到的输入累加信号和输出累加信号判断当前需要切换的模式，具体方法为：先获取当前输入累加信号和输出累加信号的差值，然后乘以上一个模式所对应的比例系数，将得到的乘积与预设的阈值比较，确定当前所需切换的模式后将切换信号发送到模式更新模块；所述模式更新模块在切换信号的控制下进行模式切换，将模式控制信号分别输入到乘加运算模块、模式判断模块和滤波器系数更新模块；所述门控时钟模块用于根据模式控制信号控制门控时钟信号的开启和关断；所述滤波器系数更新模块用于根据模式控制信号更新乘加运算模块中的滤波器系数；所述乘加运算模块用于在上述模式更新模块、门控时钟模块和滤波器系数更新模块的控制下对输入信号进行乘加运算，将得到的信号输出。...

【技术特征摘要】

【专利技术属性】
技术研发人员：贺雅娟，李金朋，贺彦铭，张子骥，甄少伟，罗萍，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51