本发明专利技术提出了一种基于TF卡阵列的高速大容量存储技术和设备，包括用于实现存储阵列控制及接口的FPGA，以及与FPGA连接的用于数据缓存的DDR外部存储器、用于存储数据信息的数据存储TF卡阵列、用于存储管理信息的管理信息存储TF卡阵列。本发明专利技术通过创新性地采用TF卡阵列作为存储介质，依靠阵列的并行读写控制实现了高的数据吞吐率，依靠方便的可拆卸结构实现了极佳的可维修性。本发明专利技术既有效继承了NAND Flash存储芯片的小延迟、低功耗、低重量、高数据吞吐率以及良好抗震性等优势，又屏蔽了NAND Flash存储芯片的复杂管理系统，还有效克服了SATA固态硬盘用于模块级高速存储产品的控制复杂性和更换成本高的问题，具有极高的技术和经济效益。
【技术实现步骤摘要】
【专利摘要】本专利技术提出了一种基于TF卡阵列的高速大容量存储技术和设备，包括用于实现存储阵列控制及接口的FPGA，以及与FPGA连接的用于数据缓存的DDR外部存储器、用于存储数据信息的数据存储TF卡阵列、用于存储管理信息的管理信息存储TF卡阵列。本专利技术通过创新性地采用TF卡阵列作为存储介质，依靠阵列的并行读写控制实现了高的数据吞吐率，依靠方便的可拆卸结构实现了极佳的可维修性。本专利技术既有效继承了NAND Flash存储芯片的小延迟、低功耗、低重量、高数据吞吐率以及良好抗震性等优势，又屏蔽了NAND Flash存储芯片的复杂管理系统，还有效克服了SATA固态硬盘用于模块级高速存储产品的控制复杂性和更换成本高的问题，具有极高的技术和经济效益。【专利说明】基于TF卡阵列的高速大容量存储技术和设备
本专利技术涉及高速大容量存储设备领域，特指基于TF卡阵列的高速大容量存储技术和设备。
技术介绍
目前高速大容量存储技术的方案有三类:基于SATA磁介质硬盘阵列的高速大容量存储方案、基于SATA固态硬盘或固态硬盘阵列的高速大容量存储方案、基于NAND Flash存储芯片的高速大容量存储方案。其中基于磁介质硬盘或固态硬盘的方案多用于计算机或服务器平台的系统级解决方案，基于FLASH的方案多用于独立存储的模块级解决方案。近年来，由于FPGA的SATA控制器IP核的出现，也有基于SATA固态硬盘的模块级解决方案出现。 基于SATA磁介质硬盘阵列的高速大容量存储方案缺陷:磁介质硬盘作为传统存储介质，由于其成本低廉，成熟度高，一直是大型存储系统的主流选择。但由于其机械结构和物理特性的限制，磁介质硬盘抗震性差、单盘传输速度慢且管理复杂，因此以其为介质的高速存储系统通常很难脱离操作系统的管理而单独存在，且系统功耗高、体积庞大，难以提供模块级的高速存储产品。 基于NAND Flash存储芯片的高速大容量存储方案缺陷:NAND Flash存储芯片以其延迟小、功耗低、数据吞吐率高、重量轻以及抗震性好等优势，近年来在数据存储领域得到了广泛应用。然而，由于NAND Flash存储芯片天生存在坏块问题，且难以在制造过程中得到解决，因此直接使用NAND Flash存储芯片阵列作为存储介质的存储系统就需要直接实现坏块管理、ECC校验等控制逻辑，导致系统控制复杂度很高。加之NAND Flash存在一定的读写生命周期，随着坏块的扩散容易导致整个存储芯片的损坏，因此基于NAND Flash存储芯片的高速大容量存储的维修难度较大。 基于SATA固态硬盘或固态硬盘阵列的高速大容量存储方案缺陷:SATA固态硬盘的核心存储介质仍然是NAND Flash存储芯片，但在NAND Flash存储芯片阵列的外部封装了相应的管理逻辑，加之接口统一到标准的SATA接口，因此在计算机或服务器平台的大容量存储系统中市场份额越来越大。但由于SATA控制逻辑的复杂性，当用于模块级高速存储产品时，其控制系统的复杂性导致其系统设计和实现难度很大。加之由于其集成度高，一旦其中的NAND Flash存储芯片出现损坏，更换的成本较高。
技术实现思路
本专利技术提出一种基于TF卡阵列的高速大容量存储技术和设备，能够解决模块级高速存储产品的设计难度大、维修成本高、维修更换难度大的问题。 本专利技术的技术方案是这样实现的:一种基于TF卡阵列的高速大容量存储技术和设备，包括用于实现存储阵列控制及接口的FPGA，以及与FPGA连接的用于数据缓存的DDR外部存储器、用于存储数据信息的数据存储TF卡阵列、用于存储管理信息的管理信息存储TF卡阵列；所述数据存储TF卡阵列既可以按RAIDO最大容量配置模式使用，也可以按RAIDl冗余存储的高可靠模式使用，所述模块的外部设有两个接口。 作为优选，所述模块的外部接口主要包括用于收发高速数据的4个3.125GbpsGTX接口、用于收发控制命令和状态信息的双向SPI总线接口两个部分。 作为优选，所述模块还包括一个可以用于保存数据存储TF卡阵列中存储数据的对应管理信息的管理信息存储TF卡阵列。 与现有技术相比，本专利技术的优点在于:本专利技术通过创新性地采用TF卡阵列作为存储介质，依靠阵列的并行读写控制实现了高的数据吞吐率，依靠方便的可拆卸结构实现了极佳的可维修性。本专利技术既有效继承了 NAND Flash存储芯片的小延迟、低功耗、低重量、高数据吞吐率以及良好抗震性等优势，又屏蔽了 NAND Flash存储芯片的复杂管理系统，还有效克服了 SATA固态硬盘用于模块级高速存储产品的控制复杂性和更换成本高的问题，具有极高的技术和经济效益。 【专利附图】【附图说明】 图1为本专利技术的基于TF卡阵列的高速数据存储模块硬件组成框图； 图2为本专利技术的存储阵列控制及接口 FPGA逻辑组成框图。 【具体实施方式】 下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。 实施例:参见图1和图2，一种基于TF卡阵列的高速大容量存储技术和设备，硬件的主要组成部分包括用于实现存储阵列控制及接口的FPGA、用于数据缓存的DDR外部存储器、用于存储数据信息的数据存储TF卡阵列、用于存储管理信息的管理信息存储TF卡阵列。其中数据存储TF卡阵列既可以按RAIDO最大容量配置模式使用，也可以按RAIDl冗余存储的高可靠模式使用。模块的外部接口主要包括用于收发高速数据的4个3.125GbpsGTX接口、用于收发控制命令和状态信息的双向SPI总线接口两个部分。 新产品初始化时，上层系统通过SPI总线发送阵列模式配置指令，将数据存储TF卡阵列配置成大容量RAIDO模式或高可靠RAIDl冗余模式，并完成数据存储TF卡阵列和管理信息存储TF卡阵列的格式化工作。 数据存储时，上层系统通过SPI总线发送存储起始结束位置指令及开始存储指令，存储阵列控制及接口 FPGA接收控制指令并完成译码，然后接收GTX总线传输的数据并在DDR外部存储器中进行缓存，缓存后的数据通过数据存储TF卡阵列控制器的DMA控制器实现DDR缓存数据到TF卡的存储。如果是RAIDl模式，相同的数据会被拷贝并存储到不同的数据存储区域中。 在使用DMA控制器进行缓存数据和TF卡的交换时，模块采用了“先准备、先到达、先服务”的服务响应和多组乒乓缓冲机制，动态分配内存地址空间，从而最大限度减少单片TF卡等待延迟，保障数据传输的实时可靠性。数据读取时，上层系统通过SPI总线发送数据读取的起始结束位置指令及开始读取指令。存储阵列控制及接口 FPGA接收控制指令并完成译码，通过数据存储TF卡阵列控制器的DMA控制器将数据存储TF卡阵列的各片TF卡数据读取到对应的缓冲区并完成数据块的编号排序工作，最后再将编号后的数据块通过GTX接口返回给上层系统。 为了有效组织高速存储的数据，模块还提供了一个管理信息存储TF卡阵列，可以用于保存数据存储TF卡阵列中存储数据的对应管理信息及其它辅助信息(如数据存储的时间信息、地理本文档来自技高网...
【技术保护点】
一种基于TF卡阵列的高速大容量存储技术和设备，其特征在于：包括用于实现存储阵列控制及接口的FPGA，以及与FPGA连接的用于数据缓存的DDR外部存储器、用于存储数据信息的数据存储TF卡阵列、用于存储管理信息的管理信息存储TF卡阵列；所述数据存储TF卡阵列既可以按RAID0最大容量配置模式使用，也可以按RAID1冗余存储的高可靠模式使用，所述模块的外部设有两个接口。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘峰，闵晓勇，
申请(专利权)人：成都市智讯联创科技有限责任公司，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。