用于紧凑比特平面数据压缩的装置和方法制造方法及图纸

一种编码器包括多个寄存器并且被配置为：顺序地接收系数的阵列，每个系数被分解成位于该系数的多个相应比特位置处的多个比特；以及并发地操作每个系数的多个比特。

【技术实现步骤摘要】
用于紧凑比特平面数据压缩的装置和方法相关申请的交叉引用本专利申请要求2013年10月3日递交的标题为“CompactBitplaneCodingDesignforFixedBitrateImageandVideoCompression”、序列号为61/886,580的美国临时申请以及2014年8月4日递交的序列号为14/451,150的美国非临时申请的优先权和权益，这里通过引用并入该临时申请的全部内容。
本专利技术的实施例涉及用于数据压缩的装置和方法。
技术介绍
数据压缩或者说源编码是计算中的一种普遍存在的过程，其涉及利用比原始表示更少的比特来对信息编码。数据可能因为各种原因而被压缩，例如包括减少资源使用，比如数据存储空间或传送容量。然而，因为数据压缩(例如，编码)要求有数据解压缩(例如，解码)才能使数据可使用，所以数据压缩要服从于空间与时间之间的平衡(例如，数据压缩可节省计算机空间，但也可由于解压缩而增加处理时间)。数据压缩过程的设计还涉及其他考虑因素，包括压缩的程度、引入的失真的量(例如，当使用有损数据压缩时)以及用于对数据进行压缩和解压缩的计算资源。因此，一直需要能够在提高解压缩之后的数据准确性并且减少用于对数据进行压缩和解压缩的处理功率和时间的同时减小存储空间的数据压缩方案。
技术实现思路
本专利技术的实施例提供了一种用于数据压缩的比特平面编码的装置和方法，其减少了过程中使用的空间的量，同时增大了解压缩之后的数据精确度，并且同时减少了用于对数据压缩和解压缩的处理功率和时间(例如，是“紧凑的”)。根据本专利技术的一个实施例，一种编码器包括多个寄存器并且被配置为：顺序地接收系数的阵列，每个系数被分解成位于该系数的多个相应比特位置处的多个比特；以及并发地操作每个系数的多个比特。编码器还可被配置为，响应于检测到多个比特中的某一比特为0，将多个寄存器之中与多个比特位置中的与该比特相对应的比特位置相对应的寄存器增大1。编码器还可被配置为，响应于检测到多个比特中的该比特为1，通过对与对应于该比特的比特位置相对应的寄存器的值编码来生成编码码元。编码器还可被配置为，响应于检测到多个比特中的该比特为1，将与对应于该比特的比特位置相对应的寄存器复位到零。与对应于该比特的比特位置相对应的寄存器的值可表示该比特位置的零游程。每个系数的比特位置可形成多个相应的比特平面级别，并且编码器还可被配置为生成包括多个编码码元的多个编码比特平面级别。编码器还可被配置为，响应于检测到系数的序列的结束，向多个编码比特平面级别发送多个序列结束(EOS)信号。编码器还可被配置为，响应于检测到系数的序列的结束，将多个寄存器复位到零。多个比特位置中的第一比特位置可表示每个系数的符号。根据本专利技术的另一实施例，一种解码器被配置为：接收布置在多个比特平面中的编码码元序列，每个比特平面对应于多个系数的比特位置；读取编码码元序列中的与多个比特平面中的某一比特平面相对应的编码码元；响应于检测到该编码码元是游程值，输出数目等于游程值的0比特比特；以及在输出该数目的0比特比特之后，输出1比特。解码器还可被配置为，响应于检测到编码码元是序列结束(EOS)码元，读取编码码元序列的与多个比特平面中的下一比特平面相对应的下一编码码元。解码器还可被配置为，响应于检测到EOS码元对应于多个比特平面中的最末比特平面，接收另一编码码元序列。根据本专利技术的另一实施例，一种利用包括多个寄存器的编码器进行编码的方法包括：顺序地接收系数的阵列，每个系数被分解成位于该系数的多个相应比特位置处的多个比特；以及并发地操作每个系数的多个比特。该方法还可包括：响应于检测到多个比特中的某一比特为0，将与多个比特位置中的与该比特相对应的比特位置相对应的寄存器增大1。该方法还可包括：响应于检测到多个比特中的该比特为1，通过对与对应于该比特的比特位置相对应的寄存器的值编码来生成编码码元。该方法还可包括：响应于检测到多个比特中的该比特为1，将寄存器复位到零。寄存器的值可表示比特位置的零游程。每个系数的比特位置可形成多个相应的比特平面级别，并且该方法还可包括生成包括多个编码码元的多个编码比特平面级别。该方法还可包括：响应于检测到系数的序列的结束，向多个编码比特平面级别发送多个序列结束(EOS)信号。该方法还可包括：响应于检测到系数的序列的结束，将多个寄存器复位到零。多个比特位置中的第一比特位置可表示每个系数的符号。附图说明通过参考附图详细描述其示例实施例，本专利技术的实施例的上述和其他方面将变得更清楚，附图中：图1是示出根据本专利技术的实施例的编码过程的流程图；图2是示出根据本专利技术的实施例的编码系统的示意性框图；图3是示出根据本专利技术的实施例的解码过程的流程图；并且图4是示出根据本专利技术的实施例的解码系统的示意性框图。具体实施方式以下，将参考附图更充分地描述本专利技术的实施例，附图中示出了本专利技术的示例实施例。正如本领域技术人员将会认识到的，描述的实施例容许各种修改和替换形式，而不脱离本专利技术的精神或范围。为了清晰描述本专利技术，可省略对于完整理解本专利技术并非必需的一些元素或特征。本说明书中使用的术语是用于描述特定实施例，而并不打算限制本专利技术。例如，将会理解，虽然术语“第一”、“第二”等等在本文中可用于描述各种元素，但这些元素将不受这些术语的严格解释所限制。反而，这些术语只是用于将一个组件与另一组件相区分。另外，以单数使用的表述涵盖了复数的表述，除非其在上下文中具有明显不同的含义。在本说明书中，要理解诸如“包括”、“包含”、“具有”等等之类的术语打算指示说明书中公开的特征、数字、步骤、动作、组件、部件或其组合的存在，而并不打算排除可存在或者可添加一个或多个其他特征、数字、步骤、动作、组件、部件或其组合的可能性。将会理解，当一元素或层被称为“在另一元素或层上”、“连接到另一元素或层”或者“耦合到另一元素或层”时，其可直接在该另一元素或层上、直接连接到该另一元素或层或者直接耦合到该另一元素或层，或者也可存在一个或多个居间的元素或层。当一元素被称为“直接在另一元素或层上”、“直接连接到另一元素或层”或者“直接耦合到另一元素或层”时，则没有居间的元素或层存在。相似的数字始终指代相似的元素。当在本文中使用时，术语“和/或”包括关联的列出项目中的一个或多个的任何以及所有组合。空间相关术语，例如“在…下面”、“在…下方”、“下部的”、“在…上方”、“上部的”等等，在本文中为了易于描述可用于描述如附图所示的一个元素或特征与另外(一个或多个)元素或(一个或多个)特征的关系。将会理解，除了附图中描绘的方位之外，这些空间相关术语还打算涵盖使用或操作中的设备的不同方位。例如，如果图中的设备被翻过来，则被描述为在其他元素或特征“下面”或“下方”的元素的方位于是将是在其他元素或特征的“上方”或“上面”。从而，示例术语“下方”可涵盖上方和下方两个方位。设备可以有其他的方位(例如，旋转90度或处于其他方向)，并且本文使用的空间相关描述语应当被相应地解读。除非另有定义，否则本文使用的所有术语(包括技术术语和科学术语)具有与本专利技术所属领域的普通技术人员通常所理解相同的含义。还将理解，术语——例如常用的字典中定义的那些——应当被解读为具有与其在相关技术的上下文中的含义一致本文档来自技高网...

【技术保护点】
一种编码器，包括多个寄存器并且被配置为：顺序地接收系数的阵列，每个所述系数被分解成位于该系数的多个相应比特位置处的多个比特；以及并发地操作每个所述系数的多个比特。

【技术特征摘要】
2013.10.03 US 61/886,580;2014.08.04 US 14/451,1501.一种编码器，包括多个寄存器并且被配置为：顺序地接收系数的阵列，每个所述系数被分解成位于该系数的多个相应比特位置处的多个比特；以及并发地操作每个所述系数的多个比特，响应于检测到所述多个比特中的某一比特为0，将所述多个寄存器之中与所述多个比特位置中的与该比特相对应的比特位置相对应的寄存器增大1，响应于检测到所述多个比特中的该比特为1，通过对与对应于该比特的比特位置相对应的寄存器的值编码来生成编码码元，将与对应于该比特的比特位置相对应的寄存器复位到零。2.如权利要求1所述的编码器，其中，与对应于该比特的比特位置相对应的寄存器的值表示该比特位置的零游程。3.如权利要求1所述的编码器，其中，每个系数的比特位置形成多个相应的比特平面级别，并且其中，所述编码器还被配置为生成包括多个编码码元的多个编码比特平面级别。4.如权利要求3所述的编码器，其中，所述编码器还被配置为，响应于检测到系数的序列的结束，向所述多个编码比特平面级别发送多个序列结束(EOS)信号。5.如权利要求4所述的编码器，其中，所述编码器还被配置为，响应于检测到系数的序列的结束，将所述多个寄存器复位到零。6.如权利要求1所述的编码器，其中，所述多个比特位置中的第一比特位置表示每个系数的符号。7.一种解码器，被配置为：接收布置在多个比特平面中的编码码元序列，每个所述比特平面对应于多个系数的比特位置；读取所述编码码元序列中的与所述多个比特平面中的某一比特平面相对应的编...

【专利技术属性】
技术研发人员：鲁宁，胡肯，
申请(专利权)人：三星显示有限公司，
类型：发明
国别省市：韩国;KR